一种用于CMOS图像传感器的RAMPADC的制作方法

本发明涉及cmos图像传感器领域，尤其涉及一种用于cmos图像传感器的rampadc。

背景技术：

cmos(complementarymetal-oxide-semiconductor)图像传感器广泛的应用于电子消费、安防监控、自动控制、医疗以及国防等众多领域。

图1是cmos图像传感器结构示例。cmos图像传感器1包含像素阵列100、时序控制器101、行译码102、rampadc(跃升式模数转换器)阵列103、ramp产生器104、存储器105、列译码106。其中像素阵列100，是由像素单元200(像素单元示例见图2)组成阵列，rampadc阵列103由rampadc220(rampadc示例见图2)组成阵列，通常情况，每列像素单元200对应一个rampadc220。行译码102通过控制信号线108控制像素阵列100以行方式曝光和读出；像素阵列100通过像素输出信号线110，将像素阵列100的输出信号输出到rampadc阵列103；rampadc阵列103将像素信号转成数字信号后，通过信号线113存储在存储器105；列译码106通过控制信号先115，将存储在存储器105的信号依次通过信号线112输出到时序控制器101中。时序控制器101分别通过控制信号先107、108、114控制行译码102、rampadc阵列103、列译码106。ramp产生器104产生ramp信号，通过ramp信号线111输入到rampadc阵列103。

图2是像素单元和现有rampadc结构示例。图1中像素阵列100是由像素单元200组成阵列。像素单元200由光电二极管204、传输管203、清零管201、源跟随管202、选择管205组成。光电二极管204接受光信号，将光信号转换成电信号；传输管203在控制信号tg控制下，将光电二极管204产生的电信号传输到节点206；清零管201在控制信号rst控制下，对节点206清零；源跟随管202将节点206上存储的信号读出；选择管205在控制信号sel控制下将像素单元200信号输出到像素输出信号线110上。控制信号rst、tg、sel是由行译码102产生的控制信号线108。

rampadc220由比较器210和计数器211组成，比较器210由电容207、开关208和放大器209组成。比较器210比较像素输出信号110和ramp信号111的大小，输出信号212控制计数器211计数，从而完成模数转换。计算器211完成计数后通过信号线113输出到存储器105中。

图3是现有rampadc结构的控制时序图示例。从t0开始到t1，比较器中的开关208在控制信号s1控制下闭合，比较器完成工作点的自建立，比较器210中节点213的电平与此刻ramp信号111电平相等；在t2时刻，ramp信号111增大δvramp，使ramp信号111电平比节点213电平高δvramp，比较器210输出高电平；在t3时刻ramp信号111开始减小，时钟信号clock输出时钟，计数器211开始计数；在t4时刻ramp信号111电平与节点213电平相等，随着ramp信号111电平进一步减小，比较器210输出变成低电平，计数器211停止计数，这时计数器211的计数为d0；在t5时刻，ramp信号111停止减小；在t6时刻，完成像素清零信号模数转换后，ramp信号111电平重新回到时刻t2的电平；在t6时刻和t7时刻之间，像素输出信号110输出像素单元200将信号从光电二极管204转移到节点206后的信号，像素输出信号110电平变化δvpix，在电容207耦合作用下，节点213电平也减小δvpix，使ramp信号111电平比节点213电平高δvramp+δvpix；在t7时刻ramp信号111开始减小，时钟信号clock输出时钟，计数器211开始计数；在t8时刻ramp信号111与节点213电平相等，随着ramp信号111电平进一步减小，比较器210输出变成低电平，计数器211停止计数，这时计数器211的计数为d1；在t9时刻，ramp信号111停止减小。因为在t8时刻，节点213电平相对t4时刻减小δvpix，t8时刻ramp信号111电平也比t4时刻ramp信号111电平减小δvpix；因此计数器211在t7到t9时间段的计数d1和在t3到t5时间段的数据d0之差，是像素输出信号δvpix的量化值。

现有rampadc结构少包含以下缺点：

ramp信号111是单端信号，单端信号抗干扰能力较弱；因为cmos图像传感器1是按行读出，当外界干扰较大时，ramp信号111随着外界干扰，引起在cmos图像传感器1呈现行上的噪声。

技术实现要素：

本发明的目的是提供一种用于cmos图像传感器的rampadc，可以有效消除外部对ramp信号的干扰。

本发明的目的是通过以下技术方案实现的：

一种用于cmos图像传感器的rampadc，包括：四输入端比较器(413)、计数器(412)和差分ramp产生器；所述四输入端比较器(413)的第一输入端接像素输出信号pix_out，第二输入端接差分ramp产生器的负输出端，第三输入端接差分ramp产生器的正输出端，第四输入端接参考电平信号vref；四输入端比较器(413)的输出端与计数器(412)连接。

所述四输入端比较器(413)包括：第一电容(401)、第二电容(402)、第三电容(403)、第四电容(404)、第一开关(407)、第二开关(408)以及差分放大器(411)；其中：

像素输出信号pix_out与第一电容(401)一端连接，第一电容(401)另一端与第一节点(405)连接；差分ramp产生器输出的负差分ramp信号rampn接第二电容(402)的一端，第二电容(402)另一端与第一节点(405)连接；差分ramp产生器输出的正差分ramp信号rampp接第三电容(403)的一端，第三电容(403)的另一端与第二节点(406)连接；参考电平信号vref与第四电容(404)一端连接，第四电容(404)另一端与第二节点(406)连接；

第一节点(405)连接第一开关(407)一端，第一开关(407)另一端与第三节点(409)连接；第二节点(406)连接第二开关(408)一端，第二开关(408)另一端与第四节点(410)连接；由控制信号s1控制第一开关(407)与第二开关(408)断开或闭合；

第一节点(405)还与差分放大器(411)的负输入端连接，第二节点(406)还与差分放大器(411)的正输入端连接；第三节点(409)与差分放大器(411)的正输出端连接，还与计数器412输入端连接；第四节点(410)与差分放大器(411)的负输出端连接。

所述第二电容(402)与第三电容(403)的电容值相等。

所述四输入端比较器(413)中的差分放大器(411)利用差分五管放大器实现，其中：

第一pmos管(511)和第二pmos管(512)组成差分五管放大器的负载管；第一nmos管(516)作为尾电流源；第二nmos管(513)的栅极连接到第二节点(406)，成为差分放大器(411)的正输入端，第三nmos管(514)的栅极连接到第一节点(405)成为差分放大器(411)的负输入端；

第二nmos管(513)与第三nmos管(514)的源极连到第五节点(515)，第五节点(515)与第一nmos管(516)的漏极连接；

第二nmos管(513)的漏极，与第一pmos管(511)的漏极及栅极连接，成为差分放大器的负输出端并连接第四节点(410)；

第三nmos管(514)的漏极与第二pmos管(512)漏极连接，成为差分放大器的正输出端，并连接第三节点(409)。

所述差分ramp产生器利用电流舵dac(600)实现；所述电流舵dac(600)包括：电流源阵列(610)、第一电阻(605)与第二电阻(606)；

所述电流源阵列(610)包含若干个带开关的电流源单元(609)，所有电流源单元(609)op输出端并联，并与电阻第一电阻(605)连接，作为差分ramp信号正端，其输出正差分ramp信号rampp；所有电流源单元(609)on输出端并联，冰雨第二电阻(606)连接作为差分ramp信号负端，其输出负差分ramp信号rampn；

每一电流源单元(609)均包括：电流源(601)、第三开关(602)与第四开关(603)；第三开关(602)与第四开关(603)由ctl信号控制，电流源(601)输出端与第三开关(602)以及第四开关(603)的一端连接；第三开关(602)另一端作为电流源单元(609)的op端，第四开关(603)另一端作为电流源单元(609)的on端。

所述参考电平信号vref为固定电平或者地电平。

由上述本发明提供的技术方案，四输入端比较器接收四路信号，像素输出信号与ramp信号的负信号产生的电平(像素输出信号+rampn信号)，和参考电平与ramp信号的正信号产生的电平(参考电平+rampp信号)形成差分对(像素输出信号+rampn负信号)、(参考电平+rampp信号)；当(参考电平+rampp信号)-(像素输出信号+rampn信号)>0，即(rampp信号-rampn信号)-(像素输出信号-参考电平)>0比较器输出高电平，反之比较器输出低电平，比较器只对正负ramp信号中的差值敏感，对正负ramp信号中的共模值不敏感，从而提高了rampadc的抗干扰能力。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明背景技术提供的cmos图像传感器的示意图；

图2为本发明背景技术提供的像素单元和现有rampadc结构示意图；

图3为本发明背景技术提供的现有rampadc结构的控制时序示意图；

图4为本发明实施例提供的用于cmos图像传感器的rampadc结构示意图；

图5为本发明实施例提供的四输入端比较器的结构示意图；

图6为本发明实施例提供的差分ramp产生器的结构示意图；

图7为本发明实施例提供的本发明rampadc的控制时序示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例提供一种用于cmos图像传感器的rampadc，如图4所示，其主要包括：四输入端比较器(413)、计数器(412)和差分ramp产生器；所述四输入端比较器(413)的第一输入端接像素输出信号pix_out，第二输入端接差分ramp产生器的负输出端信号rampn，这两个信号生成信号(pix_out+rampn)；第三输入端接差分ramp产生器的正输出端信号rampp，第四输入端接参考电平信号vref，这两个信号生成信号(rampp+vref)；四输入端比较器(413)比较信号(rampp+vref)和(pix_out+rampn)的大小，当(rampp+vref)-(pix_out+rampn)>0，四端输入比较器输出高电平，当(rampp+vref)-(pix_out+rampn)<0，四端输入比较器输出低电平；四输入端比较器(413)的输出端与计数器(412)连接。该四端输入比较器实际比较(rampp-rampn)与(pix_out-vref)减大小关系，因此该比较器可以抵抗rampp与rampn的共模干扰

本发明实施例中，所述参考电平信号vref为固定电平或者地电平。

还参见图4，所述四输入端比较器(413)包括：第一电容(401)、第二电容(402)、第三电容(403)、第四电容(404)、第一开关(407)、第二开关(408)以及差分放大器(411)；其中：

像素输出信号pix_out与第一电容(401)一端连接，第一电容(401)另一端与第一节点(405)连接；差分ramp产生器输出的负差分ramp信号rampn接第二电容(402)的一端，第二电容(402)另一端与第一节点(405)连接；差分ramp产生器输出的正差分ramp信号rampp接第三电容(403)的一端，第三电容(403)的另一端与第二节点(406)连接；参考电平信号vref与第四电容(404)一端连接，第四电容(404)另一端与第二节点(406)连接；

第一节点(405)连接第一开关(407)一端，第一开关(407)另一端与第三节点(409)连接；第二节点(406)连接第二开关(408)一端，第二开关(408)另一端与第四节点(410)连接；由控制信号s1控制第一开关(407)与第二开关(408)断开或闭合；

第一节点(405)还与差分放大器(411)的负输入端连接，第二节点(406)还与差分放大器(411)的正输入端连接；第三节点(409)与差分放大器(411)的正输出端连接，还与计数器412输入端连接；第四节点(410)与差分放大器(411)的负输出端连接。

本发明实施例中，为了提高差分rampadc抗干扰能力第二电容(402)与第三电容(403)的电容值相等；但第二电容(402)与第三电容(403)，同第一电容(401)、第四电容(404)的电容值可以不同，第二电容(402)与第三电容(403)，同第一电容(401)、第四电容(404)的不同比例关系，可以实现差分rampadc的量化信号不同的放大增益。

本发明实施例中，所述四输入端比较器(413)中的差分放大器(411)可以利用差分五管放大器实现，如图5所示，其中：

第一pmos管(511)和第二pmos管(512)组成差分五管放大器的负载管；第一nmos管(516)作为尾电流源；第二nmos管(513)的栅极连接到第二节点(406)，成为差分放大器(411)的正输入端，第三nmos管(514)的栅极连接到第一节点(405)成为差分放大器(411)的负输入端；

第二nmos管(513)与第三nmos管(514)的源极连到第五节点(515)，第五节点(515)与第一nmos管(516)的漏极连接；

第二nmos管(513)的漏极，与第一pmos管(511)的漏极及栅极连接，成为差分放大器的负输出端并连接第四节点(410)；

第三nmos管(514)的漏极与第二pmos管(512)漏极连接，成为差分放大器的正输出端，并连接第三节点(409)。

其余未介绍的结构与图4类似，故不再赘述。

当然，图5所示只是四输入端比较器实现的示例，四输入端比较器可以是其他形式差分比较器，比如两级差分比较器。其中的差分放大器可以是其他结构的差分放大器，比如cascode结构的差分放大器、两级差分放大器。

本发明实施例中，所述差分ramp产生器可以利用电流舵dac(600)实现；如图6所示，所述电流舵dac(600)包括：电流源阵列(610)、第一电阻(605)与第二电阻(606)；

所述电流源阵列(610)包含若干个带开关的电流源单元(609)，所有电流源单元(609)op输出端并联，并与电阻第一电阻(605)连接，作为差分ramp信号正端，其输出正差分ramp信号rampp；所有电流源单元(609)on输出端并联，冰雨第二电阻(606)连接作为差分ramp信号负端，其输出负差分ramp信号rampn；

每一电流源单元(609)均包括：电流源(601)、第三开关(602)与第四开关(603)；第三开关(602)与第四开关(603)由ctl信号控制，电流源(601)输出端与第三开关(602)以及第四开关(603)的一端连接；第三开关(602)另一端作为电流源单元(609)的op端，第四开关(603)另一端作为电流源单元(609)的on端。

当然，电流舵dac(600)只是差分rampadc中所用差分ramp产生器优选结构，本发明中所用差分ramp产生器可采用其他结构的差分dac。

本发明实施例提供的rampadc控制时序如图7所示。图7中ramp信号＝rampp-rampn，comp_out是四输入端比较器(413)的输出。从t0开始到t1，四输入端比较器(413)中的第一开关(407)与第二开关(408)在控制信号s1控制下闭合，四输入端比较器(413)完成工作点的自建立，四输入端比较器(413)中第一节点(405)和第二节点(406)电平相等。在t2时刻，rampp信号增大0.5*δvramp，第二节点(406)电平在第三电容(403)和第四电容(404)作用下增加0.25*δvramp，rampn信号减小0.5*δvramp，第一节点(405)电平在第一电容(401)与第二电容(402)作用下减小0.25*δvramp；使第二节点(406)电平比节点405电平高0.5*δvramp，四输入端比较器(413)输出高电平；在t3时刻rampp信号开始减小，rampn信号开始增加，第一节点(405)和第二节点(406)的电平差异开始减小，时钟信号clock输出时钟，计数器412开始计数；在t4时刻第一节点(405)和第二节点(406)的电平相等，随着rampp信号开始减小，rampn信号开始增加，四输入端比较器(413)输出变成低电平，计数器412停止计数，这时计数器412的计数为d0，d0表示到第二节点(406)电平比第一节点(405)高0.5*δvramp到两个节点电平相等所需时间；在t5时刻，rampp和rampn信号停止变化；在t6时刻，完成像素清零信号模数转换后，rampp和rampn信号电平重新回到时刻t2的电平；在t6时刻和t7时刻之间，像素输出信号pix_out电平变化δvpix，在第一电容(401)、第二电容(402)作用下，第一节点(405)电平也减小0.5*δvpix；使第二节点(406)电平比第一节点(405)电平高0.5*(δvramp+δvpix)，在t7时刻rampp信号开始减小，rampn信号开始增加，第一节点(405)和第二节点(406)的电平差异开始减小，时钟信号clock输出时钟，计数器412开始计数；在t8时刻节点405和406的电平相等，随着rampp信号开始减小，rampn信号开始增加，差分比较器413输出变成低电平，计数器412停止计数，这时计数器412的计数为d1；d1表示到第二节点(406)电平比第一节点(405)高0.5*(δvramp+δvpix)到两个节点电平相等所需时间。在t9时刻，rampp和rampn信号停止变化。用计数器412在t7到t9时间段的计数d1和在t3到t5时间段的数据d0之差，表示0.5*(δvramp+δvpix)-0.5*δvramp＝0.5*δvpix；实现对像素输出信号δvpix的量化。

本领域技术人员可以理解，上述δvramp与δvpix的具体数值可以根据实际情况来设定。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。