本公开属于感光芯片视频码流转码输出技术领域，涉及一种基于FPGA的大版面视频监控装置。
背景技术：
近年来，随着信息技术的普及和深化发展，各行各业的信息化建设不断深入，利用数字图像处理技术进行动态监测和现场监控成为安全管理、经营管理的重要手段。视频监控系统以其直观、方便、信息内容丰富而被广泛应用于金融系统、交通系统、公安系统、教育系统以及医疗系统等众多领域。随着近年来“平安城市”、“平安校园”等安防项目在全国范围内的开展与深入，机场、地铁以及景区等用户对于视频监控的覆盖范围、监控点数提出了更高的要求。
感光芯片作为一种图像采集器件，在现实世界中应用范围非常广，但是其输出给普通的家用监视器，现有的监视器都是小版面720×576的分辨率，使得监控采集图像的视角受到限制，并且有的视频监控装置采用进口FPGA来实现，关于视频监控的安全性存在一定的隐患。
技术实现要素：
(一)要解决的技术问题
本公开提供了一种基于FPGA的大版面视频监控装置，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种基于FPGA的大版面视频监控装置，包括：感光芯片，接收外界图像，并产生BAYER格式数据流；FPGA芯片，与感光芯片连接，接收感光芯片输出的BAYER格式的并行数据，进行数据格式的转换；外部存储芯片，与FPGA芯片连接，实现数据缓存，并将FPGA接收的并行数据进行帧率的变换，以及逐行隔行的变换，转换成720×576分辨率的BT656视频数据流，该BT656视频数据流通过FPGA芯片进行输出；以及PAL制式编码芯片，与FPGA芯片连接，将输入的BT656视频数据流转换生成PAL制式模拟视频输出。
在本公开的一些实施例中，基于FPGA的大版面视频监控装置，还包括：晶体振荡器，与FPGA芯片连接，输出时钟信号给FPGA芯片；其中，外部存储芯片将时钟信号进行转换，生成后端PAL制式编码芯片能够接收的隔行720×576分辨率的视频数据流。
在本公开的一些实施例中，基于FPGA的大版面视频监控装置，还包括：PROM芯片，实现FPGA芯片的程序加载。
在本公开的一些实施例中，基于FPGA的大版面视频监控装置，还包括：电源转换器，与外部电源输入接口连接，将外部电源的电压信号转换成多路电压信号，为感光芯片、FPGA芯片、晶体振荡器、外部存储芯片、以及PAL制式编码芯片供电。
在本公开的一些实施例中，外部存储芯片为SDRAM外部存储芯片。
在本公开的一些实施例中，FPGA包括：BAYER2RGB模块，将感光芯片输入的BAYER格式数据流转换为RGB格式；SCALER模块，将RGB格式的版面缩小为PAL标准的720×576分辨率；外部存储控制器，与外部存储芯片连接，控制版面缩小的数据缓存存入外部存储芯片中，数据按照逐行格式存入；BT656产生模块，在外部存储控制器的控制下产生读出时序，读出时按照隔行数据读出，同时进行帧率的变换以满足国际视频标准；RGB2YCBCR模块，将读出的数据转换成BT656视频数据流；以及输出模块，将BT656视频数据流输出至后端PAL制式编码芯片。
在本公开的一些实施例中，大版面视频监控装置，还包括：第一I2C控制模块，控制感光芯片的寄存器各个参数的配置，输出需要的全版面分辨率BAYER视频流。
在本公开的一些实施例中，大版面视频监控装置，还包括：第二I2C控制模块，控制PAL制式编码芯片各个寄存器的配置，输出需要的PAL制式模拟视频。
在本公开的一些实施例中，外部存储控制器为SDRAM控制器。
在本公开的一些实施例中，大版面视频监控装置，还包括：后端显示器，PAL制式编码芯片输出的PAL制式模拟视频输出给后端显示器。
(三)有益效果
从上述技术方案可以看出，本公开提供的基于FPGA的大版面视频监控装置，具有以下有益效果：
将大版面的感光芯片输入的视频流通过FPGA芯片按照国际标清视频标准和国际感光芯片输出视频标准进行转换，输出成后端PAL制式编码芯片可以接收的隔行720×576分辨率的视频数据流，并结合FPGA芯片的特点，外部采用简单的SDRAM存储器进行帧率转换以及逐行隔行转换，具有采集图像视角大、硬件电路简单、输出接口易用、安全性能非常高的优点。
附图说明
图1为根据本公开一实施例的基于FPGA的大版面视频监控装置的电路结构图。
图2为根据本公开一实施例的FPGA芯片的内部结构框图。
【符号说明】
1-感光芯片；
2-FPGA芯片；
21-BAYER2RGB模块； 22-SCALER模块；
23-SDRAM控制器； 24-BT656产生模块；
25-RGB2YCBCR模块； 26-输出模块；
271-第一I2C控制模块； 272-第二I2C控制模块；
3-晶体振荡器；
41-PROM芯片； 42-SDRAM外部存储芯片；
5-PAL制式编码芯片； 6-电源转换器；
专有名词对应：
BAYER格式：拜耳格式，为相机内部的原始图片格式，后缀名为.raw；
SDRAM：Sunchronous Dynamic Random Access Memory，同步动态随机存储器；
PROM：Programmable Random Access Memory，可编程只读存储器；
BT656视频数据流：标准的BT656(标清)数字视频信号格式，常见的模拟视频信号采集芯片都支持BT656数字视频信号格式；
PAL制式：全球现行的三种模拟技术彩色电视的制式之一(另外两种为：NTSC、SECASM)；
YCBCR：世界数字组织视频标准；
I2C：芯片间低速串行通信的常用实施标准，I2C总线上传送的每一位数据都有一个时钟脉冲相对应，实现同步控制。
具体实施方式
本公开提供了一种基于现场可编程门阵列(FPGA，Field-Programmable Gate Array)的大版面视频监控装置，将大版面的感光芯片输入的视频流通过FPGA芯片按照国际标清视频标准和国际感光芯片输出视频标准进行转换，输出成后端PAL制式编码可以接收的隔行720×576分辨率的视频数据流，并结合FPGA的特点，外部采用简单的SDRAM存储器进行帧率转换以及逐行各行转换，具有采集图像视角大、硬件电路简单、输出接口易用、安全性能非常高的优点。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本发明公开了一种高度安全的基于FPGA的大版面视频监控装置，通过FPGA芯片将感光芯片产生的BAYER格式数据转换成BT656数据，输出给PAL制式编码器，产生PAL制式视频，将感光芯片输出的大版面数据进行缩小产生了720×576分辨率数据，保留了原始感光芯片的最大视窗，具有独创性，并且采用具有高度知识产权的FPGA芯片来保证安全性。
在本公开的第一个示例性实施例中，提供了一种基于FPGA的大版面视频监控装置。
图1为根据本公开一实施例的基于FPGA的大版面视频监控装置的电路结构图。图1中用虚线框框起来的部分为该大版面视频监控装置的内部结构，虚线框外面的部分分别为：外界图像的输入、电压的输入以及输出至显示器等。
参照图1所示，本公开的基于FPGA的大版面视频监控装置，包括：
感光芯片1，接收外界图像，并产生BAYER格式数据流；
FPGA芯片2，进行数据格式的转换，与感光芯片1连接，接收感光芯片1输出的BAYER格式的并行数据；
晶体振荡器3，与FPGA芯片2连接，输出时钟信号给FPGA芯片2；
SDRAM外部存储芯片42，与FPGA芯片2连接，实现数据缓存，并将FPGA接收的并行数据、时钟信号进行帧率的变换，以及逐行隔行的变换，转换成720×576分辨率的BT656视频数据流，该BT656视频数据流通过FPGA芯片2进行输出；以及
PAL制式编码芯片5，与FPGA芯片2连接，将输入的BT656视频数据流转换生成PAL制模拟视频输出给后端显示器。
当然，感光芯片1、FPGA芯片2、晶体振荡器3、SDRAM外部存储芯片42以及PAL制式编码芯片5均需要电源提供电力，参见图1所示，该大版面视频监控装置还包括：电源转换器6，与外部电源输入接口连接，将电压信号转换成多路电压信号，为感光芯片1、FPGA芯片2、晶体振荡器3、SDRAM外部存储芯片42以及PAL制式编码芯片5供电。
下面结合附图，对本实施例的基于FPGA的大版面视频监控装置的各个部分进行详细介绍。
本实施例中，FPGA芯片2的型号为：ER2C1000-G，通过两个晶体振荡器3为FPGA芯片2提供时钟信号，与FPGA芯片2相对应，两个晶体振荡器3的激励信号的频率分别为50MHz、27MHz；图1中还示出了为FPGA芯片2起程序加载作用的PROM芯片41；PAL制式编码芯片5的型号为：ADV7393。当然，本实施例仅作为示例进行说明，该大版面视频监控装置的各部分的型号、个数可以根据实际需要进行适应性设置。
图2为根据本公开一实施例的FPGA芯片的内部结构框图。
参照图2所示，本实施例中，FPGA芯片2包括：BAYER2RGB模块21，将感光芯片1输入的BAYER格式数据流转换为RGB格式；SCALER模块22，根据需要进行尺寸缩放，这里是将RGB格式的版面缩小为PAL标准的720×576分辨率；SDRAM控制器23，与SDRAM外部存储芯片42连接，控制版面缩小的数据缓存存入SDRAM外部存储芯片42中，数据按照逐行格式存入；BT656产生模块24，在SDRAM控制器23的控制下产生读出时序，读出时按照隔行数据读出，同时进行帧率的变换以满足国际视频标准；RGB2YCBCR模块25，将读出的数据转换成BT656视频数据流；输出模块26，将BT656视频数据流输出至后端PAL制式编码芯片5；以及第一I2C控制模块271和第二I2C控制模块272，分别控制感光芯片1的寄存器各个参数的配置和PAL制式编码芯片5各个寄存器的配置。
下面结合图1和图2，介绍FPGA芯片的内部结构工作过程。感光芯片1输入的视频流，为BAYER格式数据流，经由BAYER2RGB模块21将其转换成可以进行信号处理的RGB模式，然后输出至SCALER模块22，进行转换后，将其分辨率由感光芯片1的最大版面缩小为PAL标准的720×576格式，然后由SDRAM控制器23控制数据存入SDRAM外部存储芯片42中，数据按照逐行格式存入，读出时按照隔行数据读出，同时进行帧率的变换变成满足视频标准的50Hz，读出时序由BT656产生模块24产生，读出的数据流进入RGB2YCBCR模块25，转换成符合BT656格式的数据，最后经由输出模块26输出给后端PAL制式编码芯片5，两个I2C控制模块，包括：第一I2C控制模块271和第二I2C控制模块272，分别控制感光芯片1的寄存器各个参数的配置和PAL制式编码芯片5各个寄存器的配置。
利用该基于FPGA的大版面视频监控装置进行视频监控的过程为：外部感光芯片将外界图像转换成BAYER模式的视频数据流，采用全版面配置，然后经由FPGA进行数据格式的转换，将数据缓存在外部SDRAM存储芯片中，进行逐行隔行和帧率的变化，最终转换成720×576格式分辨率的BT656视频流，然后经由PAL制式编码芯片输出模拟信号。由于经过FPGA的处理，确保了视频监控的安全性。
本实施例中，以版面为2592×1944的感光芯片接收外界图像为例，实际上，本公开只要分辨率高于常规小版面720×576的分辨率，均可以通过SCALER模块22实现版面尺寸的放缩，从而按照国际标清视频标准和国际感光芯片输出视频标准进行转换，输出成后端PAL制式编码芯片可以接收的隔行720×576分辨率的视频数据流。
需要说明的是，本公开实施例中优选以SDRAM作为外部存储芯片实现缓存功能，将数据进行帧率转换，以及逐行隔行转换，相应地，在FPGA的内部结构中，对应设置SDRAM控制器23，以实现控制数据的读入、读出操作，但不公开不局限于此，还可以是其他类型的具有相同功能的模块。
综上所述，本公开提供了一种基于FPGA的大版面视频监控装置，将大版面的感光芯片输入的视频流通过国产的FPGA芯片按照国际标清视频标准和国际感光芯片输出视频标准进行转换，输出成后端PAL制式编码芯片可以接收的隔行720×576分辨率的视频数据流，并结合国产FPGA芯片的特点，外部采用简单的SDRAM存储器进行帧率转换以及逐行隔行转换，具有采集图像视角大、硬件电路简单、输出接口易用、安全性能非常高的优点。
上述功能模块均为市场上常见功能模块或可简单实现模块，本领域相关技术人员均熟悉其具体实现方法，因此，在本发明中不再对各模块的具体结构和实现方法一一赘述。
贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。