专利名称:根据数据信号产生振幅恒定的角度调制载波信号的装置的制作方法
本发明涉及的是一种根据给定符号频率1/T的数字信号产生一个幅度基本上恒定、位相φ(t)连续的模拟调制载波信号的装置，该装置包括
一个与符号频率同步的时钟电路，该时钟电路的作用是产生一个频率为4q/t的时钟信号，其中，q是数值大于1的整数;一个控制电路，它包括一个由时钟信号控制并具有一个内插计数器的寻址电路，该控制电路根据给定数目的连续数据符号产生频率为4q/T的地址，该控制电路还包括一个由符号频率控制的依据数据符号产生位相状态数的计数器，该位相状态数所表征的是位相φ(t)在长度为T的符号间隔边界处的数值(模2π);一个连接到上述控制电路的信号处理器，该信号处理器包括一个第一只读存贮器，以供在可寻址的位置内存贮在由时钟信号决定的时刻上代表信号COSφ(t)和Sinφ(t)的数字式数值，被存贮的数值在寻址电路的控制下从第一个只读存贮器的位置内读出，所读出的数值经处理后加以数字-模拟转换而形成模拟的角度调制的载波信号。
这样一种装置在IEEE通讯学报之COM-26卷1978年5月第5期，第534-542页处由德·杰格(De Jager)和荻克(Dekker)所著的题为TEM(受控的频率调制)的论文中(见附图15)、以及在美国专利第4，229，821号中(见附图18)都有所介绍。在长度为T的一个符号间隔内，一个TFM信号的位相φ(t)的变化量不超过±π/2弧度，并且，对于适当选择的参考时刻t＝0时的φ(t)值，位相φ(t)的数值(模2π)在这一符号间隔内总是保持在同一个象限〔Yπ/2，(Y+1)π/2〕，其中Y＝0，1，2或3，仅仅在符号间隔的边界处才可能出现向不同象限的转变。对于一个TFM信号，位相状态数码就是位相象限数Y(模4)。在先有技术的装置中，这一相位象限数是作为受数据符号控制的一个模4可逆计数器的一个计数位置得到的，并且在这里将这一相位象限数用作信号处理器之第一只读存贮器的读出地址的组成部分。通过两个DAC电路(数字-模拟转换电路)将读出的数字式数值转换成两个模拟信号COSφ(t)和Sinφ(t)。将此两个模拟信号经由两个低通滤波器抑制在频率为4q/T及其整数倍处的不需要的信号分量之后被加至一个模拟正交调制电路，在此调制电路中，借助于两个乘法调制器的作用，把两个位相正交的载波与上述两个模拟信号相乘，并且借助与乘法调制器相连的一个加法器获得TFM信号。
由于数字信号处理部分和模拟信号处理部分之间的接口紧接在第一只读存贮器之后，这些已知的装置所具有的是公知的混合结构，而且，这些已知的装置对模拟信号处理部分的电路实施方案在以下两方面都有尤其严格的要求一是两个信号通路的振幅和相位特性的均一性，以及通道中不可避免的直流电压偏移的均一性;二是为了防止在输出端的TFM信号出现不希望的振幅变化和相位变化、不希望的边带以及不充分的载波抑制而需要的二个载波的相位正交精度。
克服上述缺点的一种可能的办法是，用功能上等效、并且本身是已知的数字式电路来替代模拟正交调制电路本质部分(乘法调制器、载波振荡器以及加法器)，使这些等效的数字式电路以时钟信号的速率4q/T处理信号采样值，并把这样获得的数字式正交调制电路直接连接到第一只读存贮器上。然后把数字式部分和模拟式部分之间的接口移到正交调制电路的输出端，因此要得到TFM信号只需要一个DAC电路。但是，对于实际的实施情况，考虑到正交调制电路中所需的数字式乘法器限制着最大可允许数据符号速率1/T，所以按上述方式获得的主要部分是数字式结构的电路还不是尽善尽美的。
发表在菲利浦研究杂志(Philips Journal of Research)第37卷，1982年第4期，自第165页至第177页中的常(Chung)和柴格斯(Zogers)的关于GTFM(广义TFM)的文章中(见第169页)指出可以通过选择一个适当的载波频率数值(例如，等于时钟信号频率4q/T的1/4)并将第一只读存贮器的功能与数字式正交调制电路的功能组合在一起的办法来消除上述对数据符号速率的限制。这样，贮存在第一只读存贮器中的数字式数值就代表了模拟的GTFM信号的采样值，因此也就可以将DAC电路直接连接到第一只读存贮器。按这种办法获得的装置对单片集成工艺来说是颇有魅力的，同时，该种装置处理数据符号速率的范围很大，例如自2.4千位/秒至72千位/秒。这种技术并不限于产生(G)TFM信号，而且还可能在各种各样的其它调制方法中得到应用，例如，在奥林(Aulin)、瑞别克(Rydbeck)和萨德波戈(Sundberg)合著的论文中以及发表在IEEE通信学报之COM-29卷、1981年3月第3期之210-225页和226-236页的木维克(Muilwijk)的论文中分别介绍的n-PRCPM(n变量部分响应连续位相调制)和COPSK(关联相移键控)，再比如，在IEEE通信学报之COM-29卷、1981年7月第7期之1044至1045页上由莫路塔(Murota)和黑拉德(Hirade)合著的论文中描述的CMSK(高斯最小移动的键控)。对于此种技术的某些应用场合，对所需之存贮容量可能还有异议。
本发明旨在提供一种如上文序言中所述的那种类型的装置，用以产生(G)TFM信号、GMSK信号以及几种类型的CORPSK信号和CPM信号，其中，每个符号间隔的相位变化等于± (π)/2 弧度或其倍数。在这种装置中，一种对单片集成工艺具有魅力的结构具有容量较小的第一只读存贮器。
按照本发明，这种装置的特征在于
设计第一只读存贮器，使其对于与一个预定的相位数有关的非减位相φ(t)来说，只存贮代表COSφ(t)和Sinφ(t)信号的数值;
寻址电路包括一个地址转换器，该地址转换器根据上述给定数目的连续数据符号，产生针对与上述预定的位相状态数码有关的非减位相φ(t)的地址和一个转换指示信号;
控制电路包含一个由时钟信号控制的信号发生器，该发生器根据位相状态数产生第一选择信号和第二选择信号;
信号处理器用于在每一个时钟时刻根据第一选择信号而有选择地仅仅把两个代表信号COSφ(t)和Sinφ(t)的数值中的一个加到数字-模拟转换器上去，并且在每一个时钟时刻根据第二选择信号而有选择地对数字-模拟转换器的输出采样值的符号进行倒相。
这些输出信号采样值构成载波频率为q/T的模拟角度调制载波信号的采样值，因而上述载波信号可以借助一个带通滤波器由上述输出信号采样值导出。
以下将参照附图通过实例来进一步详细地叙述本发明的实施例及其优点。在附图中
图1是先有技术的GTFM发送器的示意图。
图2是由于产生GTFM信号的装置的已有技术实施例的方块图，该GTFM信号适用于图1所示的发送器。
图3是本发明用于产生GTFM信号之装置的第一实施例的方块图。
图4给出的两个图说明了在图3装置中施行的地址转换和各个选择。
图5和图6分别是适合于图3装置中使用的地址转换器的和选择信号发生器的子电路实施例的方块图。
图7是适合于在图3装置中使用的符号倒转器的方块图。
图8是本发明用于产生GTFM信号的装置的第二实施例的方块图。
图9给出的两个图，说明了在图8的装置中进行的地址转换和各个选择。
图10是适合于在图8装置中使用的地址转换器实施例的方块图。
图11是图8中的寻址电路和信号处理器的变通方案方块图。
图12是本发明产生CORPSK(4-5)信号的装置的第三个实施例的方块图。
图13是适合于在图12所示的装置中使用的非线性相关编码电路实施例的方块图。
图14示出的两个图说明了在图12所示的装置中进行的各个选择。
图15是适合于在图12所示的装置中使用的选择信号发生器实施例的方块图。
既然要计对GTFM信号的情况来论述用于产生振幅基本恒定并且位相φ(t)连续的角度调制载波信号的装置，则首先要参照图1来描述GTFM发送器的基本电路图。图1所示的这个电路图是美国专利第4，229，821号公开的TFM发送器基本电路的一种改进形式。
图1中所示的发送器包括了一个受时钟信号源2同步的数据信号源1。来自数据信号源1速率为1/T的二进制数据信号通过微分编码电路3加到装置4上以产生一个振幅基本恒定并且位相φ(t)连续的角度调制的载波信号。此调制信号通过输出电路5加到发送通道。在发送通道中对该调制信号进行功率放大并转换到发送通道频带。
在图1中，装置4由一个带有理想的压控振荡器6的频率调制器构成，该压控振荡器的静态频率总是等于所要求的(中间的)载波频率fC并且其增益常数总是等于每伏每秒π/(2T)弧度。微分式编码的二进数据信号通过预调制滤波器7加到这个振荡器6上。此预调制滤波器7由一个部分响应编码电路8和一个低通滤波器9组成，其传输函数满足第三奈奎斯特(Nyquist)标准。编码电路8由一个横向滤波器构成，该横向滤波器有两个延迟元件10和11，每个延迟元件产生的时间延迟等于一个符号周期T。各延迟元件通过三个加权电路12、13、14连到加法器15上。加权电路12、13、14的加权因子分别是A、B、A。这些加权因子(A、B)的数值范围为0到1，并且满足条件2A+B＝1;在TFM情况下，B＝0.5。于是，A＝0.25。
在振荡器6的输出端产生了一个GTFM信号s(t)。可以将s(t)表示为
s(t)＝Sin〔ωCt+φ(t)〕 (1)
其中，ωC＝2πfC;fC是(中间的)载波频率。如美国专利第4，229，821号对TFM所证实的那样，在位相φ(t)和加到装置4上的微分式编码的二进制数据信号b(t)之间存在着一种关系。这种关系使得位相数值在时刻t＝mT和时刻t＝mT+T之间的一个符号周期T期间发生了变化。式中的m为一整数。在符号周期T内位相变化量由下式给出
φ(mT+T)-φ(mT)＝〔Ab(m-1)+Bb(m)+Ab(m+1)〕π/2 (2)
其中b(m)(b(m)＝±1)代表在符号间隔(mT，mT+T)内的数据信号b(t)的一个符号。此外还证实了，在这个符号间隔(mT，mT+T)内时刻t的位相φ(t)的形状取决于满足第三奈奎斯特标准的低通滤波器9的特定的选择。但是还证实了，对于每一种选择，位相φ(t)的形状主要由预调制滤波器7的输出端相继出现的三个数据符号b(m-1)、b(m)和b(m+1)的滤波方式决定。这三个数据符号在(2)式中提到过。
这样得到的GTFM信号具有许多在输出电路5之具体实施例中作进一步有效处理时所需要的性质，(就像这些实施例被用于无线电通信系统中的情况一样。)在图1中，这一输出电路被设计成一个频率转换器，此频率转换器由一个混频器级16、一个载波源17和一个带通滤波器18组成。该频率转换器的作用是获得一个载波频率f0高于(中间)载波频率fC的GTFM信号S0(t)。其中S0(t)可以表示成
S0(t)＝Sin〔ω0t+φ(t)〕 (3)
其中ω0＝2πf0。为此目的，载波源17产生一个幅度恒定、频率为f0-fC的载波信号。这一载波信号与来自振荡器6的GTFM信号S(t)在混频器16内混合。在此之后，通过带通滤波器18将频率为(f0-fC)+fC＝f0的混合分量选出。由于这个GTFM信号S(t)的振幅是恒定的，因此，在输出电路5的实施方案中为获得高功率效能而采用具有非线性振幅传输函数的部件，将不会有什么问题。此外，带通滤波器18为了选择出加到发送通道的信号并不需要满足特殊的严格要求，这是因为GTFM信号S(t)的功率密度谱紧凑，而且旁瓣相当低。相比之下，对于装置4的具体实施方案而言，对模拟电路(在图1中未示出)的要求却非常之高，要求振荡器6的静态频率和增益常数保持在其规定值fC和π/(2T)处。
按图2方式，实施装置4能够解决对模拟电路的功能控制施加的苛刻要求所带来的困难问题，这种方式形成了以数字式为主的结构。在这一实施方案中，使用数字式信号处理技术来实现预调制滤波，其中仅利用我们所需要的图1中预调制滤波器7的脉冲响应q(t)中的最有效部分，更具体地说仅利用长度pT中央区间的数值，这里P是一个小的奇数。此外，还利用正交调制来产生GTFM信号S(t)。这一实施方案是根据上文中提到的有关论述TFM的出版物中已知的电路图得来的，该电路图是按照也在那里提到过的有关论述GTFM的出版物，通过采用数字式正交调制电路而进行了改进。
图2中的装置4包含了一个时钟电路20，该时钟电路20与图1中的时钟信号源2的符号频率1/T同步。该时钟电路20产生频率为fS的时钟信号。fS为
fS＝1/TS＝4q/T (4)
其中q是一个大于1的整数。此外，装置4还包括一个控制电路21，控制电路21包括一个由上述之时钟信号控制的寻址电路22，该寻址电路22且有一个内插计数器23和一个受符号频率1/T控制的计数器24，计数器23以fS＝4q/T的频率产生地址，计数器24产生表征符号间隔的边界处位相φ(t)之数值(模2π)的相位状态码。信号处理器25正是连接到上述这个控制电路21上的，该信号处理器25包含一个第一只读存贮器26。第一只读存贮器26有两个存贮部分26(1)和26(2)。在它们的可寻址位置中，在由频率为fs的时钟信号确定的时刻t1，对于代表信号Cosφ(t)和Sinφ(t)的数字式数值加以存贮。在此，
ti＝iTS(5)
(5)式中的i为一个整数。从存贮器26(1)和26(2)中读出的离散信号取样值Cos〔φ(ti)〕和Sin〔φ(ti)〕在数字式正交调制器27内进行处理，使之成为离散信号采样值S(ti)。S(ti)具有如下形式
S(ti)＝Sin〔ωCti+φ(ti)〕 (6)
S(ti)加到DAC电路28上，在时钟电路20的控制下产生相应的模拟GTFM信号S(t)。
在寻址电路22中，把图1中编码电路3的微分式编码的二进制数据信号加到一个串行-并行转换器29上。此串行-并行转换器取移位寄存器形式。移位寄存器的寄存内容以符号速率1WT移位。这一移位寄存器29包含的单元数P等于符号周期的数目，它限定了脉冲响应q(t)中央部分的长度pT。于是，在一个符号间隔长度T内的位相φ(t)的形式就完全由这个中间长度被限制为pT的脉冲响应q(t)决定，因而也就完全由包含在移位寄存器29中的P数据符号决定。这样一来位相φ(t)在一个符号间隔内就可能取2P种形式;在图2中取p＝5，则2P＝25＝32。于是，包含在移位寄存器29中的数据符号b(m-2)、b(m-1)、b(m)、b(m+1)、b(m+2)就组成了在符号间隔(mT，mT+T)期间由寻址电路22所产生的用于读出第一只读存贮器的地址的第一部分。这些读出地址是以速率fS＝4q/T产生的。其内插因子4q是在每一个符号间隔长度T内要读出的离散信号的采样数目。为此目的内插计数器23由一个模4q计数器构成。它的计数输入端接受来自时钟电路20、频率为fS＝4q/T的时钟信号，内插计数器23的计数位置决定了读出地址的第二部分;在图2中，选择了q＝4，则有4q＝16，因而计数器23是模16计数器。
由公式(2)可知，在时刻t＝mT和t＝mT+T之间的位相φ(t)的变化量不超过±π/2弧度。由公式(2)还可看到，在这一时间间隔内位相φ(t)的数值(模2π)，当在参考时刻t＝0适当选择φ(t)时，总保持在同一个象限〔yπ/2，(y+1)·π/2〕(y＝0，1，2或3)中，而仅仅在时刻t＝mT+T时才可能发生向不同象限的转变。为了用位相状态数码表征符号间隔边界处的位相φ(t)的数值(模2π)，在这种情况下可以采用象限数y(模4)。由公式(2)可以导出，在此符号间隔(mT，mT+T)的象限数y(m)(模4)、前一个数y(m-1)(模4)与数据符号b(m-1)、b(m)之间存在着一种符合于下述表1的关系
在图2中，通过将计数器24作成一个改进的模4可逆计数器就获得了起位相状态数码作用的象限数，移位寄存器29的数据符号b(m)被加到该可逆计数器上，并且，它的计数位置就是象限数码y(m)(模4)。这样，计数位置y(m)就按表1与前一个计数位置y(m-1)以及数据符号b(m-1)和b(m)发生联系。由于存贮在存贮器26(1)和26(2)中的数值分别代表了信号COSφ(t)和Sinφ(t)，并且由于这些信号还取决于指示对于所考虑的符号间隔(mT，mT+T)上φ(t)所处的相位象限的象限数码y(m)(模4)，必须针对每一个相位象限来完成代表在2P＝32种可能的φ(t)的形式情况下COSφ(t)、Sinφ(t)数值的存贮，因此，图2中的象限计数器24的计数位置就构成了读出地址的第三部分。在图2中，这些读出地址的宽度是11位(5位来自移位寄存器29的寄存内容，4位来自内插计数器23的计数位置，2位来自象限计数器24的计数位置)。这些读出地址通过一个地址总线30加到只读存贮器26的26(1)和26(2)这两个部分上去。
从从存贮器26(1)和26(2)读出的离散信号采样值COS〔φ(ti)〕和Sin〔φ(ti)〕被加到一个正交调制器27上。在正交调制器27中，借助于数字式乘法器31和32，将上述两个离散取样值COS〔φ(ti)〕和Sin〔φ(ti)〕分别与来自于数字式载波信号源33的两个相位正交载波的离散信号取样值Sin(ωeti)和COS(ωCti)相乘。上述之数字式载波信号源33是由频率为fS＝4q/T的时钟信号同步的。乘法器31和32的两个输出信号在数字式加法器34内相加，产生一个由下式给定的数字式和信号S(ti)
S(ti)＝COS〔φ(ti)〕Sin(ωCti)+Sin〔φ(ti)〕COS(ωCti) (7)
(7)式可被改写成如下形式
S(ti)＝Sin〔ωCti+φ(ti)〕 (8)
结果的确在DAC电路的输出端获得了具有所要求位相φ(t)的GTFM信号S(t)。
尽管装置4的结构主要都是数字式的，但实用上直接实施图2的结构却不很令人满意。这是因为在正交调制器27中所需要的两个数字式乘法器31和32的存在，限制了最大可允许的数据符号速率1/T。按照上文提到的有关论述GTFM的出版物的观点，通过适当选择GTFM采样信号S(ti)的频率fS＝1/TS和(中间)载波频率fC之间的比值就能避开上述的限制。如果选取(中间)载波频率fC等于采样速率fC的四分之一，即
fC＝fS/4＝1/(4TS) (9)
则在时刻ti＝iTS上的载波取样值就有
Sin(ωCti)＝Sin(2πfCiTS)＝Sin(iπ/2) (10)
COS(ωCti)＝COS(2πfCiTS)＝COS(iπ/2)
因此，可把关于信号采样值S(ti)的公式(7)写成
S(iT)＝COS〔φ(iTS)〕Sin(iπ/2)+Sin〔φ(iTS)〕COS(iπ/2) (11)
由公式(11)可以看出，仅需要作一些乘±1或乘0的极为简单的乘法运算，因而实现正交调制无需真正的乘法器。进一步还可以看出，对于整数i的每一个数值而言，或者Sin(iπ/2)是非零数值、或者COS(iπ/2)是非零数值，但二者不能同时都是零，这就使得实现正交调制也不真正需要加法器。在这种情况下，正交调制就以相当于取样速率fS/2的一半速率实现将符号翻转的过程。在第一只读存贮器26中调整被存贮的信号采样值COS〔φ(iTS)〕和Sin〔φ(iTS)〕的符号中正交调制所需之符号，就能够间接地完成这一符号翻转的过程。因为这样选择了(中间)载波频率fC，就可以把正交调制器27省掉，直接把DAC电路28连接到第一只读存贮器26的两个部分26(1)和26(2)上。这样得到的装置4对单片集成工艺特别具有魅力。并且它能够处理的数据符号速率1/T的范围很宽，例如从2.4千位/秒到72千位/秒，而且除了需要用数据符号速率1/T同步时钟电路20外不需任何其它的外部电路调整。
在诸如机动式无线电通信系统的应用中，与图2的装置4中所需存贮容量相关的功率消耗问题可能尚有争议。在这些系统中，最低可能功耗是一个限制性要求。
除掉前边已经讨论过的因素外，这个存贮能力还要由对GTFM信号谱中的低噪声最低标准的限制要求所决定。此噪声最低标准是由DAC电路28的不准确度决定的。当DAC电路28输入端的信号取样值S(ti)用M个位(包括符号位)数字量化、并且在每一个符号周期T内产生4q个信号取样值S(ti)时，则在GTFM信号S(t)的归一化功率密度谱P/T中，由这种数字量化产生的噪声最低标准NF可表成如下形式
NF＝12q·22M-1(12)
在(中间)载波频率fC＝fS/4的情况下，也用M个位量化那些存贮在存贮器26(1)和26(2)中的值(没有考虑加法器34)。比反映载波频率fC的功率谱P/T的电平低大约90分贝的噪声最低标准NF的含意是，在数值4q＝16(此数值在上边已经提到过)的情况下M的数值必需满足M＝12，那么只读存贮器26中所要求的存贮容量大致等于
2×4×2P×4q×M(位) (13)
公式(13)中的因子2代表存贮器的两个部分26(1)和26(2);因子4代表相位象限;因子2P代表在符号周期T内在脉冲响应q(t)的中央间隔被限定为pT时位相φ(t)可能出现的形式的数目，因子4q代表了每个符号周期对应的信号取样值;因子M代表量化信号采样值所需的位数。当上述数值取p＝5、4q＝16和M＝2时，那么只读存贮器26中所需之存贮容量为49125位(即48KROM，其中K＝1024位)。
图3是按本发明的装置4的第一个实施例的方块图。该方块图的结构对单片集成工艺是很有吸引力的，装置4能够处理很大范围的数据符号速率1/T，然而它的第一只读存贮器所需的存贮容量却比图2中装置4的要小得多。图3中与图2中相对应的各元件采用一样的参考标号。
图3中第一只读存贮器只用于存贮信号取样COS〔φ(ti)〕和Sin〔φ(ti)〕，这些信号取样反映了在象限数y(m)＝0的第一位相象限中位相φ(t)的增大值。此外，寻址电路22包含有一个地址转换器24，它对移位寄存器29中的数据符号b(m-2)、b(m-1)、b(m)、b(m+1)和b(m+2)起响应，产生存贮器26读出地址之新的第一部分c(m-2)、c(m-1)、c(m+1)和c(m+2)，与此同时还产生了一个内插计数器23的读出指示信号U/D。内插计数器23采取可逆计数器形式。由于读出地址原来的第一部分中的数据符号b(m)对于位相φ(t)的增加数值总是b(m)＝1，并且由于地址转换器24在不论哪个位相象相、也不论位相φ(t)是增还是减总是产生唯一这种类型的新的读出地址之第一部分，故此新的第一部分不需包含与数值b(m)＝+1相对应的数据符号c(m)＝+1。
图3中的控制电路21还包括了一个由时钟信号控制的发生器36，时钟信号的频率为fS＝4q/T。控制电路21对象限计数器24的象限数Y(m)作出响应，产生两个选择信号S1和S2。在图3的信号处理器25中，第一选择信号S1被加到有两个输入端的乘法器37上，乘法器37的两个输入端分别和第一只读存贮器26的两个部分26(1)和26(2)相连，它在每一时钟时刻ti根据第一选择信号S1的数值仅仅将两个信号取样值〔COSφ(t)和Sinφ(t)〕之一加到DAC电路28上。在图3中，在乘法器37和DAC电路28之间还有一个符号反相器38。第二选择信号S2加到符号反相器38上。该符号反相器38根据第二选择信号S2的数值来决定是否在每一时钟时刻ti对乘法器37选出的信号取样s(ti)进行倒相。这样一来，一个由公式(11)确定的信号取样值s(ti)就的确被加到了DAC电路28上。
下面，参照图4的图形进一步描述在图3装置4中实现地址转换、信号取样的选择以及被选择的信号采样值符号的选择的方式。图4中的图a部分说明了，在每一个位相象限〔Yπ/2，(Y+1)π/2〕(其中Y＝0，1，2或3)中，位相φ(t)在一个符号间隔(mT，mT+T)内是如何能够按照相同形状的曲线(1)、(3)、(5)或(7)从Yπ/2弧度增加到(Y+B)π/2弧度的，同时在另一方面又是如何按照相同形状的曲线(2)、(4)、(6)或(8)从(Y+B)π/2弧度减少到Yπ/2弧度的，曲线(2)、(4)、(6)或(8)与曲线(1)、(3)、(5)或(7)是镜象对称的(以t＝mT+T/2为基准)。在图4的图b部分中画出COSφ和Sinφ的形状与φ之间的函数关系。其中COSφ和Sinφ是沿水平轴画出的，而φ在纵轴方向。图4中a部分中φ(t)所用标度与b部分中φ(t)所用标度相同。
在图3中的只读存贮器26的26(1)和26(2)两个部分中，仅在位相φ(t)按照图4a部分中曲线(1)从0开始增加到Bπ/2弧度的情况下才存贮信号取样COS〔φ(ti)〕和Sin〔φ(ti)〕的数值。用COSφ1和Sinφ1表示的存贮数值是正的，并且在图4的b部分由第一象限(0，π/2)中(象限数Y＝0)的粗实线表示。由图4可知，对于象限(0，π/2)、(π/2，π)、(π，3π/2)和(3π/2，2π)(上述各象限的象限数Y分别为Y＝0、1、2、3)中的曲线1到曲线8而言，在信号采样值COS〔φ(ti)〕和Sin〔φ(ti)〕与被存贮的信号采样值COSφ1和Sinφ1序列之间存在着一种如表2所述的关系。下述表2还包括象限数Y用两位Y1Y0的编码。
因此，被贮存的信号值COSφ1和Sinφ1序列可用于(1)-(8)的所有曲线上。但对位相φ(t)减小的曲线(2)、(4)、(6)和(8)的情况，只读存贮器26的读出方向必须反过来。
由于前边已经提到过的镜象对称性(以t＝mT+T/2作为参考基准)，我们可以看出，对所有曲线(1)-(8)而言，在存贮器26读出地址的新的第一部分c(m+j)(其中j＝-2、-1、0、1、2)和原来的第一部分b(m+j)(其中j＝-2、-1、0、1、2)之间也存在一种如下形式的关系
cm+j＝bmbm-j+bmbm+j(14)
在该式中数据符号c(m+j)、b(m+j)的数值+1和-1用分别具有逻辑值“1”和“0”的那些cm+j、bm+j位来表示。然后，内插计数器23的读出方向由一个读出指示位U/D给出。对于U/D，有
U/D＝bm(15)
这样一来，当U/D＝bm＝“1”时内插计数器23加数;当U/D＝bm＝“0”时内插计数器23减数。
将公式(11)改写成
s(iTS)＝Sin〔iπ/2+φ(iTS)〕 (16)
显然，对于在时刻ti＝iTS时的信号取样s(ti)＝s(iTS)来说，存在着如下述表3所示的关系
将表2和表3相结合，就可以找出时刻ti＝iTS时的信号取样s(ti)与分别贮存在只读存贮器26(1)和26(2)两部分中的信号值COSφ1和Sinφ1序列之间的关系，由此形成下面的表4。在表4中有两个逻辑信号fi1和fi2。对于偶数i，fi1的逻辑值为“0”;对于奇数i，fi1的逻辑值为“1”。对于i(模4)＝0、1的i值，fi2的逻辑值为“0”;对于i(模4)＝2、3的i值，fi2的逻辑值为“1”。表4中还包括选择信号S1和S2。在逻辑值S1＝“1”时，乘法器37选择只读存贮器26的26(1)部分中的信号值COSφ1，而符号翻转器38在逻辑信号S2＝“1”时把带有正符号的选出信号值加到DAC电路28上去。
由表4能够导出逻辑选择信号S1和S2的下述关系式
S1＝Y0
fi1(17)
S2＝〔Y1Y0+Y1Yi1+Y1Y0fi1〕
fi2(18)
式中符号
表示模2加法。
依据公式(14)和公式(15)可以看出，地址转换器35可以由一个逻辑电路来实现。针对每一个位cm+j(j＝-2、-1、1、2)，这个逻辑电路都有一个按图5电路图所示的子电路40。该子电路40由一个与门41、一个或非门42和一个或门43组成。地址转换器35于是包括了12个逻辑门和一个供读出方向指示位U/D＝bm使用的直通连接点。
依据公式(17)和公式(18)还可看出，选择信号发生器36可按照图6所示的电路图用逻辑电路实现。在模4计数器44的第一级和第二级输出端可根据fi1和fi2的定义来获得所需要的逻辑信号fi1和fi2。模4计数器44的计数输入端接收来自时钟电路20、采样频率为fS＝4q/T的时钟信号，因此，逻辑信号fi1和fi2就是频率为fS/2和fS/4的时钟信号。作为对这些逻辑信号fi1和fi2以及来自于象限计数器24的象限数Y的位Y1Y0的响应，选择信号发生器36借助于异或门45形成选择信号S1，借助于两个或非门46和47和一个与门48(它们的输出端都连到或门49上)分别形成了信号Y1Y0、Y1fi1和Y1Y0fi1;借助于异或门50(异或门50接收来自或门49的输出信号以及逻辑信号fi2)最后形成选择信号S2。
在信号处理器25中实现符号翻转的方式取决于在只读存贮器26中用于存贮信号值COSφ1和Sinφ1的二进制表示法的类型。此类型本身由DAC电路中所用的二进制表示法所决定。不同二进制表示法的通常惯例是，用逻辑值“0”来代表正的符号，用逻辑值“1”来代表负的符号。当在DAC电路28中使用了“1的补码”表示法时，符号的反相就意味着，所有M位(符号位和数值位)全要进行补码运算。于是，符号反相器38可以按照图7中a部分所示的电路图构成。在这个电路中，把M位中的各位都分别加到异或门51(1)至51(M)上，逻辑选择信号S2也通过一个非门52被加到了所有的异或门上。假如在只读存贮器26中没有存贮符号位(在这种讲到过的情况下，数值COSφ1和Sinφ1全为正值)，则可以省去异或门51(M)，用非门52输出端的逻辑信号S2(图7中的点划线)来形成DAC电路28所需的符号位。当在DAC电路28中使用“符号-数值”表示法时，符号的翻转的含意是，只有符号位要进行补码。于是，就可以按照图7中b部分电路图来实现符号反相器38，在这个电路内数值位不经变动而直接传送，而符号位被加到一个异或门53上，逻辑选择信号S2也通过一个非门54加到上述异或门53上。在这种情况下，如果在只读存贮器26内没有存贮符号位，也可以省去异或门53，而在非门54输出端的逻辑信号S2可被用作DAC电路28的符号位。
对于在只读存贮器26中不需要贮存符号位的情况，符号反相器可以按照图7中c部分所示的电路图用另一种方式实现。在这个电路中一个单极性DAC电路28′只从乘法器37接收数值位，而符号反相器38设计成包括一个双向开关55的一个极性反相器。双向开关55把DAC电路28′的输出端连到放大器56的非反向输入端(+)或者反向输入端(-)上，如何连接则取决于选择信号S2的逻辑值是“1”还是“0”。
就位相φ(t)按照图4中a部分中曲线1从0弧度增加到Bπ/2弧度时的数值COSφ1和Sinφ1的存贮来说，图2和图3的只读存贮器26之间有一个差别。在图2的两个只读存贮器部分26(1)和26(2)中都各有4q＝16个信号采样值存贮在其中，更确切地说，从t＝mT时刻0弧度φ(t)的起始值，一直到包括了t＝mT+(4q-1)TS＝mT+15TS时刻φ(t)的数值都存贮在其中，但是，上述数值之中不包括与t＝mT+4qTS＝mT+16TS＝mT+T时Bπ/2弧度φ(t)终值相对应的两个信号采样值，这是因为这些信号采样值〔更具体地说，是对应于按图4a部分中不同于曲线1的曲线(例如按曲线2)从起始值Bπ/2弧度开始发生改变的位相φ(t)之可能形状的这些信号采样值〕被存贮在只读存贮器的两个部分26(1)和26(2)内的不同位置上，对于图3所说的情况，当位相φ(t)按图4a部分的曲线1增加时，4q＝16个信号采样值是足够的，这和将这16个信号采样值存贮在图2的只读存贮器26的两个部分26(1)和26(2)的每一个里的情况相同。但是，当位相φ(t)按照图4中a部分的曲线(2)减少时，对应于曲线(1)所存贮的信号取样值也必须被用于图3中所述的情况。这样，对应于Bπ/2弧度φ(t)的数值的两个信号取样值必须是可用的，更准确地说在t＝mT时刻必须是可用的。但是，所存贮的对于0弧度φ(t)数值的两个信号采样值此时就不再是必要的。其原因是，直到t＝mT+T时曲线2上的φ(t)才达到这一数值。
在图3中，已经将上述事实考虑在内。一方面，在只读存贮器两个部分26(1)和26(2)的每一部分内部贮存了对应于曲线1的4q+1＝17个信号取样值，其中包括了0弧度位相φ(t)的起始值和Bπ/2弧度位相φ(t)的最终值。另一方面，内插计数器23现在取模4q+1可逆计数器的形式，其中4q+1＝17。在响应于一个读出指示位U/D＝“1”时，在曲线(1)的情况下计数器23起加法计数器的作用。这个计数器以0计数位置开始计数，在计数位置(4q-1)＝15时终止计数。在响应符号指示位U/D＝“0”时，在曲线(2)的情况下计数器23起减法计数器的作用。这个计数器在计数位置4q＝16开始计数，在计数位置1时终止计数。因为内插计数器23的计数位置被用作只读存贮器26读出地址的第二部分，故在两种情况下从只读存贮器两个部分26(1)和26(2)中能读出正确的4q＝16个信号取样序列。
用这种方法获得的装置4具有图2所示装置4的同样优良特性。例如有一个有利于单片集成的结构;可以处理很大范围的数据符号速率1/T，除了要用数据符号速率1/T同步时钟电路20外不需要作任何其它外部电路调整;但是对于相同质量的一个GTFM信号、对只读存贮器26存贮容量的要求却小得多。如果用和关于图2的公式(13)相同的方式表示上述这个所需的存贮容量时，则一般来讲，此存贮容量等于
2×2p-1×(4q+1)×(M-1)(位) (19)
在公式(19)中，因子2代表只读存贮器的两部分26(1)和26(2);因子2p-1代表在脉冲响应q(t)的中央部分间隔被限定为pT的情况下第一象限内增加的位相φ(t)可能形式的数目;因子(4q+1)代表每个符号间隔T中被贮存的信号取样的数目;因子(M-1)代表量化信号采样的数值位的数目(当被存贮的信号采样值总是正值时则不需要存贮符号位)。当图2中的数值取为p＝5、4q＝16、M＝12时，则图3的只读存贮器26中所需的存贮容量正好等于5984位(小于6kROM，其中1k＝1024位)。这样一来，与图2相比较，存贮容量减少到图2存贮容量的1/8以下。
具有如图3所示结构的装置4并不仅限于产生已描述过的GTFM信号，而且还可用于产生不同类型的信号，例如GSMK信号和几种类型CORPSK信号与CPM信号，其每个符号间隔的相位变化等于±π/2弧度及其倍乘。在所有这些情况下第一只读存贮器26的存贮内容都必须适合于相应的调制方法，但是当每个符号间隔的相位变化数值不可能大于±π/2弧度时则不需要任何其它的改变，例如对于GMSK和对于CORPSK型(在上文中提到的出版物中写为CORPSK(2-3，1+D)和CORPSK(2-3，1-D2))，当然，还有称之为CORPSK(2-5，(1+D)2)的类型(这种类型相当于TFM型)就是这种情况。但是，如果每个符号间隔的相位变化等于±π/2弧度的倍乘时，必须作出某些改变。作为最后这一种情况，对于CORPSK型(在上述出版物中称之为CORPSK(4-5)型)情况来说，本文以下将要予以说明。但是，首先还要介绍一下图3的改进，在这个改进中只读存贮器26所需的存贮容量还要进一步减小。
图8是本发明装置4第二个实施例的方块图。图8所示的装置4在许多方面都可以看作是图3中的装置4的一个改进形式。图8中和图3中对应的元件具有相同的参考标号。
图3和图8之间的基本差别在于，代表COSφ(t)和Sinφ(t)的信号取样值在第一只读存贮器26内的存贮和寻址的方式不同，以保证在响应第一个选择信号S1时(此处当然要除去符号，因为这个符号是在响应第二个选择信号S2时被决定的)，在每一个时钟时刻ti将符号公式(11)和(16)的正确的信号取样值S(ti)加到DAC电路28上去。简而言之，这一差别就在于，在图3中对每一个信号取样值S(ti)而言，不仅具有正确数值｜S(ti)｜的一个信号采样值，存贮在只读存贮器26的两个部分26(1)和26(2)之一中，而且还有一个不被使用的数值不正确的信号取样值存贮在另一部分中。其原因就在于，26(1)或26(2)哪一部分适合，是由乘法器37在响应选择信号S1时选定的。然而在图8中，这一数值不正确的信号取样值不仅不予使用，而且也不在第一只读存贮器26中存贮。在图8中实现选择合适的信号取样值依靠二个方面，其一是，只有代表了偶数时钟时刻ti＝iTS(故i的数值为偶数)的Sinφ(t)数值和仅有代表奇数时钟时刻ti＝iTS(故i的数值为奇数)的COSφ(t)的数值才存贮在只读存贮器26中;其二是，在地址转换器35中进行的地址转换，既要在响应移位寄存器29中的数据符号时，又要在响应第一选择信号时实现。第一选择信号的作用改变了，在图8中用S1表示。
下面参照图9的a部分和b部分详细介绍实现这一地址转换的方式。图9的a部分和b部分在许多方面都和图4的a部分与b部分相对应。更具体地说，图9中在第一象限(0，π/2)(其象限数Y＝0)的曲线(1)和曲线(2)以及在第三象限(π，3π/2)(其象限数Y＝2)的曲线(5)和曲线(6)分别与图4的曲线(1)、曲线(2)和曲线(5)、曲线(6)相对应。在图9中通过对比发现，在第二象限(π/2，π)(其象限数Y＝1)中的曲线(3′)和曲线(4′)以及在第四象限(3π/2，2π)(其象限数Y＝3)中的曲线(7′)和曲线(8′)分别与第一象限中的曲线(2)和曲线(1)以及第三象限中的曲线(6)和曲线(5)是镜象对称的(分别以π/2和3π/2作为对称基准)。
在图8的只读存贮器26里，仅存贮对应于位相φ(t)按图9的a部分中的曲线1从0弧度增加到Bπ/2弧度时的信号取样数值，更准确地说，只存贮关于偶数i的Sin〔φ(ti)〕的数值和关于奇数i的COS〔φ(ti)〕的数值，这些数值还用Sinφ1和COSφ1来表示并且用粗实线表示在图9的b部分内象限数Y＝0的第一象限(0，π/2)内。用和从图4导出表2相同的方式，从图9可以推导出表示在信号取样Sin〔φ(ti)〕、COS〔φ(ti)〕和现在交替存贮的信号值Sinφ1、COSφ1之间关系的表5。
在这种情形下存贮信号值Sinφ1和COSφ1可用于图9中的所有曲线。与图4的情况下不同，(在图4中，仅对位相φ(t)减少的情况才改变只读存贮器26的读出方向)。在图9的情况下，不仅对于在第一象限(象限数Y＝0)和第三象限(象限数Y＝2)中位相φ(t)按曲线(2)和曲线(6)减小要改变读出方向，对于第二象限(象限数Y＝1)和第四象限(象限数Y＝3)中位相φ(t)按曲线(3′)和曲线(7′)增加也要改变读出方向，由表5可知，在第一、第三象限与第二、第四象限之间的差别是用象限数Y的最低有效位Y0表示的。
由于以上叙述当中的最后一项事实，并且由于在图9中存在着两种类型的镜象对称性(以t＝mT+T/2为基准和以π/2、3π/2为基准)，因此可以看出，对于图9中的所有曲线都可以用下述表达式给出图8中只读存贮器26的读出地址之新的第一部分c′m+j和老的第一部分bm+j(其中j＝-2、-1、0、1、2)之间的关系
C′m+j＝b0〔bmbm-j+bmbm+j〕+Y0〔bmbm+j+bmbm-j〕 (20)
同时还可看出，图8中内插计数器23的读出方向指示位U/D可用下式给出
U/D＝bm
Y0(21)
按由表2和表3导出表4的相同方式，通过组合表5与表3成为表6，能够找到ti＝iTS时的信号采样值s(ti)和存贮在只读存贮器26中的信号值Sinφ1、COSφ1之间的关系。
表6中的逻辑信号ti1、ti2和S2与表4中的这些信号的
意义相同，数值也相同。当响应表4中第一个选择信号S2时，在图3的信号处理器25中由乘法器37完成的选择中，无论是逻辑信号fi1还是象限数Y的最低有效位Y0都起了作用。从公式(17)也可明显看出这一点。至于表6中的第一个选择信号S1′，可以看到，逻辑信号fi1的作用由于将信号值Sinφ1和COSφ1交替地存入图8中信号处理器25的只读存贮器26中因而已被取代，故只有象限数Y的Y0位的作用在图8中保持不变。鉴于Y0在反映图8的地址转换器35中的逻辑操作的公式(20)和公式(21)中所起的作用，上述这一保持不变的作用的确能够通过Y0本身完成。因此，对于图8和表6中第一选择信号S1′而言，下述关系式成立
S1′＝Y0(22)
而对于第二个选择信号S2，则仍有由表4导出的公式(18)的关系。
根据式(22)和式(18)，当图6电路图中的异或门45不被利用并且直接将Y0位当作选择信号S1′使用时(在图6中以点划线表示)，图8的选择信号发生器36也能用图6的电路图来实现。
根据公式(22)和公式(21)可以看出，图8中的地址转换器35可以用符号图10电路的逻辑电路来实现。在图10的电路图中，利用了可将公式(20)改写成下述关系式这一事实
C′m+j＝Y0Cm+j+Y0Cm-j(j＝±1，±2) (23)
式中的Cm+j由公式(14)定义。因此，图10中的地址转换器35也包含了符合图5中电路的四个子电路40(j)，用于形成Cm+j位，其中j≠0(因为j＝0时则有C′m+j＝Cm＝“1”)。除此而外，图10还包括有四个与门60(j)和四个与门61(j)，它们的作用是，在响应Y0位时分别形成公式(23)中的Y0Cm-j和Y0Cm+j项，而与门60(j)和61(j)是靠非门62获得Y0位的。符合于公式(23)的C′m+j位是借助于四个或门63(j)形成的，而符合于公式(21)的U/D位是借助于一个异或门64形成的。图10的地址转换器35除了包括上述14个逻辑门外，还包括有四个子电路40(j)，每个子电路40(j)包含3个逻辑门(见图5)，故总有26个逻辑门。
与图3相比，图8中装置4的优点是，通过上述对应于偶数i和奇数i分别交替地存贮信号值Sinφ(ti)和COSφ(ti)的方式，使得只读存贮器26所需的存贮容量减少一半。在图8中这一所需的存贮容量等于
2P-1×(4q+1)×(M-1)位 (24)
导出公式(24)的方式与导出图2和图3的公式(13)和公式(19)的方式相同。当取图2所提到过的数值P＝5、4q＝16和M＝12时，则图8的只读存贮器中所需的存贮容量等于2992位(低于3K ROM，1K＝1024位)。同图2相比，存贮容量减少到1/16以下。
在上文叙述过的通过改变只读存贮器26的存贮内容来适应不同于GTFM的各种调制方法，对于具有如图8所示结构的装置4也成立，但这里存在一个限制，即在这些其它的调制方法下每个符号间隔内的位相变化不能取高于±π/2弧度的数值。上述这一限制对图3所示结构是不适用的。
在图3和图8的只读存贮器26内，对于第一象限(0，π/2)内增加的位相φ(t)的2P-1＝16种可能的形式现在有(4q+1)＝17个信号采样值被存贮进去。这就导致读出地址第二部分(即内插计数器23的计数位置)是5位而不是4位(在图2的只读存贮器26中存贮的是4q＝16个信号采样值，从而读出地址的第二部分是4位)。从只读存贮器通常的实施方案来看，上述存贮方式的效果不好。
在图11的方块图中给出了更有效地利用通常使用的只读存贮器的可能性。图11方块图是图8的信号处理器25和寻址电路22的改进图。在此改进电路中，不仅对于信号采样值的存贮，而且对于内插计数器23和地址转换器35的设置，都要从用简单的编程过程去完成指定功能的观点着眼，来利用只读存贮器。在实用中，编制程序要比设计和实施同样功能的逻辑电路简单得多。
在图11的只读存贮器中，对应于象限(0，π/2)中增加的位相φ(t)的2P-1＝16个可能形式中的每一个形式有4q＝16个信号采样值被存贮。在读出方向指示位U/D＝“1”的情况下，内插计数器23从0直至包括4q-1＝15的计数位置构成了对这16个信号采样值的读出地址的第二部分。对应于符号间隔(mT，mT+T)最终时刻t＝mT+T时的位相φ(t)的数值附加的信号取样值在图11中并不存贮在第一只读存贮器26内，而是存贮在一个分开的第二只读存贮器70内。而在图3和图8中，是当在读出方向指示位U/D＝“0”时，由内插计数器23的计数位置4q＝16来形成上述附加信号取样值的读出地址第二部分的。一般来讲数值P＝5要求有2P-1＝16个附加的信号取样值。但是对于GTFM信号情况，已经发现，这些附加的信号采样值可以取4个不同的数值。在图11中就利用这一事实，其中，将第二只读存贮器70分成了两个小的只读存贮器70(1)和70(2)。4个不同的附加信号取样的数值被存贮在70(2)内，针对只读存贮器70(2)的2位宽度的地址被存贮在70(1)内(有16个位置)。针对只读存贮器70(1)，这16个位置的地址是在寻址电路22中借助地址总线71来形成的，上述的地址总线71上所加的是移位寄存器29的bm-1、bm、bm+1这3位和发生器36的第一选择信号S1′＝Y0的Y0位。根据公式(2)，bm-1、bm、bm+1这3位决定了每一个位相象限内的位相φ(t)的终值，并且从图9的a部分图可知，象限数Y的最低有效位Y0就足以能决定这些最终数值中的哪一个必须被用在相应的位相象限内。把第一只读存贮器26和第二只读存贮器70都连接到一个双输入端的乘法器72上，以便在每一个时钟时刻ti＝iTS传递适当的信号采样值供进一步的处理，在图11中进行这种处理的方式与图8中的是一样的。乘法器72的控制信号是由图11的寻址电路22中的内插计数器23引来的。
在图3和图8中，内插计数器23用一个模17可逆计数器构成，这个可逆计数器在响应读出方向指示位U/D＝“1”时计数从起始位置0开始累加到最终位置15;在响应读出方向指示位U/D＝“0”时，此可逆计数器的计数从起始位置16递减到最终位置1。针对第一只读存贮器26的读出地址的第二部分宽度是5位。而在图11中此读出地址第二部分的宽度是4位，这是由于在第一只读存贮器26中存贮信号采样值的方式改变了。现在，图11中的内插计数器23由一个简单的模16计数器73构成，它的计数位置(4位)再加上地址转换器35的读出方向指示位U/D就形成了针对一个有32个位置的第三只读存贮器的地址，在此第三只读存贮器中存贮着用于第一只读存贮器26之读出地址4位宽度的第二部分。此第二部分对应于图3和和图8中内插计数器23的计数位置数值(模16)的二进制表示，它意味着，对于读出方向指示位U/D＝“0”，这些数值依次为序列0、15、14、……3、2、1。图11中乘法器72的控制信号是借助于或非门75得到的，这个或非门75接收第三只读存贮器74的4个输出位和地址转换器35的U/D位。只有在或非门75的输出信号是逻辑值“1”时，乘法器72才传送第二只读存贮器70的信号采样值(故这种情况仅在图3和图8中的计数位置16时并且位U/D＝“0”时才发生)。
再者，在图11中的地址转换器35也由一个有64个位置的只读存贮器构成，这个只读存贮器中存贮了4位C′m+j和图10的U/D位，图10中的Y0位和5位bm+j形成针对这个只读存贮器的地址。
如果使用前边已经几次提到过的数值P＝5、4q＝16＝24和M＝12，则在图11中信号处理器25存贮信号取样所需的容量是2892位。这样一个存贮容量是按下述方式在第一只读存贮器26(ROM1)和第二只读存贮器70(ROM2)上进行分配的
ROM1 24×24×11 ＝2816位
ROM2 (24×2)+(22×11)＝76位
+
2892位
在图11的寻址电路22中，要求存贮容量是448位。这一存贮容量是按下述方式在内插计数器23中的第三只读存贮器74(ROM3)和组成地址转换器35的第四只读存贮器(ROM4)上进行分配
ROM3 25×4 ＝128位
ROM4 26×5 ＝320位
+
448位
在将图11与图8进行比较时，可以不考虑上边最后提到的这个存贮容量，因为在图8中可以使用如图11中所示的寻址电路22来代替原来的寻址电路22，只是要略加改动(取消了地址总线71，或非门75的输出端联到地址总线30上)。
图11和图8之间的差别不全归结于在第一只读存贮器26的存贮位置中存贮11位信号采样值所需的存贮容量(在图11中为2816位，在图8中为2992位)，而且还在于另一事实，那就是图11中存贮位置的地址宽度为(4+4)＝8位，而图8中存贮位置的地址宽度为(4+5)＝9位。就图8而论，只读存贮器内部结构是依据29＝512个存贮位置这个数目，在这512个存贮位置中，仅需用24×(24+1)＝24×17＝272个存贮位置来存贮信号采样值，其余240个存贮位置搁置未用。另一方面就图11而论，读出存贮的内部结构是依据28＝256个存贮位置这个数目，这256个存贮位置全被要求用来存贮信号采样值，故全部得以利用。这样，图11就比图8更加有效地利用了只读存贮器的惯用实施方案。
图12是关于本发明的装置的第三个实施例的方块图。更准确地说，图12是用于产生一种CORPSK信号之装置4的方块图，这种CORPSK信号在上文中提到过的出版物内被称为CORPSK(4-5)，美国专利第4，320，499中对此也作了广泛地介绍。由于图12中装置4的结构在很大程度上与图3中装置4的结构相对应，故对图12的描述主要是致力于图12相对于图3的改进。
CORPSK(4-5)是一种调制方法，在这种调制方法中用有4个电平的数据符号a(m)来调制一个载波信号的位相，从而载波信号的位相在时间间隔(mT，mT+T)内的变化量△φ(m)的定义如下
△φ(m)＝△φ(mT+T)-φ(mT)＝K(m)π/2 (25)
其中，K(m)是一个具有5个电平的数据符号，此数据符号的电平数值可以在范围-2、-1、0、1、2中选取。数据符号a(m)电平的数值可在范围0、1、2、3中选取。在相位变化量△φ(m)和数据符号a(m)电平值之间存在着如下述表7所示的关系，表7还包括对a(m)的电平用2位a1m、a0m表示的二进制编码，以及包括K(m)的电平用3位hm，a1m，a0m表示的二进制编码。选择该编码的原则是，在位a1m、a0m之一产生错误时，导致△φ(m)的误差不大于π/2弧度。
hm位表示a(m)＝0时究竟选择数值k(m)＝+2还是k(m)＝-2。这种选择由前面的数值φ(m-1)和φ(m-2)、即由K(m-1)和K(m-2)按下表8而决定。
对于k(m-1)＝k(m-2)＝0的情况，有可能通过更早些的值k(m-3)、k(m-4)、……来决定a(m)＝0时的k(m)选取值。由于发现这样一种扩充不会提供任何好处，故按照表8的最后一行进行固定的选择。至于更特殊的情况，请参看上边提到的美国专利第4，320，419号，这份美国专利中的表1和表2与上述之表7和表8相对应。由于有了这些表格以及根据公式(25)，CORPSK(4-5)和GTFM之间关于信号产生方面的最重要的差别就变得很明显了。
首先，CORPSK(4-5)的位相φ(t)在长度为T的一个符号间隔内的变化量可达±π弧度，从而，使得在这一时间间隔内位相φ(t)的数值(模2π)却并不总是保持在同一个位相象限〔yπ/2，(y+1)π/2〕内(其中，y＝0、1、2、3)，因此，在符号间隔边界之外的其它时刻也可能发生向不同位相象限变迁的现象。为了表征位相φ(t)在符号间隔(mT，mT+T)的各边界处的数值(模2π)，不能像对GTFM信号那样采用象限数y(m)(模4)，而现在要使用位相状态数Z(模4)。这个位相状态数Z(模4)所表征的是对于φ(t)在参考时刻t＝0时的一个适当的选择位相φ(t)在这一符号间隔(mT，mT+T)的起始时刻t＝mT的数值(模2π)。当选择φ(0)＝0时，则下述关系式成立。
φ(mT)＝〔Z(m)·π/2〕模2π (26)
由公式(25)可以得到位相状态数Z(n)(模4)的下述定义
Z(m)＝〔Z(m-1)+K(m-1)〕模4 (27)
这个位相状态数Z(m)可以作为一个改进的模4可逆计数器的计数位置来获得，数据符号K(m-1)被加到这个模4可逆计数器上，该模4可逆计数器的计数位置Z(m)按照公式(27)与前一个计数位置Z(m-1)相关。因为K(m-1)＝+2以及K(m-1)＝-2导致的状态数Z(m)相同，故位相状态数Z(m)能够直接从数据符号a(m-1)导出，这一结果从表7来看亦是很明显的(在二进制编码选定的情况下，通过把hm-1位与a(m-1)的两个位相结合的办法来获得K(m-1)的3个位，但在组成位相状态数Z(m)时hm-1位是不起任何作用的)。在图12中就利用了上边提到过的最后一种可能性来控制位相状态计数器24。其中，用Z1、Z2两位对位相状态数Z进行编码的方式与上边提到过的用Y1、Y0两位对象限数Y(有两位Y1和Y0)进行编码的方式(参见表2)相同。
其次，由表8可知，是选择数值k(m)＝+2还是选择数值k(m)＝-2，这取决于数据信号a(t)在时刻t＝mT之前随时间的变化情况。并且由图8还可看出，相互关联的编码数据符号k(m)是按照一个非线性规定从数据符号a(m)导出来的。这可以通过把数据符号a(m)加到一个非线性的代码转换器来实现。上述非线性代码转换器根据数据符号a(m)和两个先前值k(m-1)、k(m-2)来确定数值k(m)。在上边提及的美国专利第4，320，499中更加详细地介绍了这种非线性代码转换器(见图10)。对于选定的二进制编码而言，因为k(m)的三个位是通过一个hm位再加上两个a(m)位的方法得到的，故从另一个意义上讲，数据符号a(m)、a(m-1)、a(m-2)和先前的位hm-1、hm-2中的两位就完全足以决定hm这一位了。在图12中通过在寻址电路22中加进一个非线性的相关编码电路80的方法来利用上面最后提到的这一特点，此非线性关联编码电路80通过一个地址总线81接收移位寄存器29中的数据符号集合｛a｝中的3个最近的符号，用于产生与集合｛a｝相对应的位集合｛h｝。
为了避免过于复杂的描述，在图12中假定脉冲响应的中央间隔部分的长度被限定为pT＝3T，这样一来集合｛a｝仅包含3个数据符号a(m+1)、a(m)和a(m-1)。于是就可以按照图13a或13b的电路图来构成编码电路80，图13a的电路图结构与上边提到过的美国专利第4，320，499图10的电路图结构相同。
在图13的a部分内，编码电路80包含一个只读存贮器82，在只读存贮器82中，存贮hm+1位的可能数值。把宽度为8位的一个地址通过一个地址总线83加到只读存贮器82上去，根据前边所述，这个地址必须包含数据符号a(m+1)、a(m)、a(m-1)和两个先前位hm和hm-1各自的两位。这hm和hm+1位是通过把一个移位寄存器84连到只读存贮器82的输出端来得到的，在这种情况下的移位寄存器84仅需包含两个单元。对于一个数据符号数目超过3个的集合｛a｝来说，移位寄存器84也相应地具有更多数目的用于集合｛h｝的单元，但是却不需对编码电路80的结构作进一步修改。可以用一个简单的方式从表7和表8中导出一个结论，那就是hm+1位中的哪些数值必须存贮在只读存贮器82的存贮位置中。在图13的a电路中，这个只读存贮器82的存贮容量为28×1＝256位;但在图13的b电路图中，只读存贮器82的存贮容量为26×1＝64位就完全足够了，这是因为其中利用了如下的原理hm+1位仅对数据符号a(m+1)＝0的情况才有意义，而对数据符号a(m+1)≠0的情况hm+1位的逻辑值总是“0”。因此，在图13的b电路图中不是把数据符号a(m+1)的两位加到地址总线83上，而是把它们加到一个与门85上，该与门85控制着一个连到只读存贮器82输出端上的一个与门86，从而使得仅对a(m+1)＝0的情况才传送逻辑值不为“0”的hm+1位。
按照表7，数值p＝3原则上能导致53＝125个不同组合的k(m-1)、k(m)、k(m+1)，因此在一个符号间隔内(mT，mT+T)，相对于具有位相状态数Z(m)的四个可能的起始位相φ(mT)(模2π)中的每一种情况，数值P＝3能导致125个不同形式的位相φ(t)。按照表8，125种组合中的33种组合被取消了，故相对于每一个位相状态数Z(m)只有92个不同形式的位相是可能的。这92种形式可分成两组。具体地说，一组是G(-)，它对应于位相φ(t)的数值相对于起始位相φ(mT)减少的情况，另一组是G(+)，它对应于位相φ(+)的数值相对于起始位相φ(mT)的数值不减少的情况。为了使对图12的进一步描述尽可能的简单，假定对应于组合k(m-1)、k(m)、k(m)、k(m+1)在k(m)＝0时位相φ(t)的20种可能的形式不是在两个组G(+)和G(-)上进行分配，而是完全属于G(+)组。这样一来，G(+)组就包括了k(m)＝0、k(m)＝+1、k(m)＝+2下的56种组合;而G(-)组就包括了k(m)＝-1、k(m)＝-2下的36种组合。
使用和图3中相类似的方法，调整图12中的第一只读存贮器26，使之对于位相φ(t)的数值只在26(1)部分中存贮信号取样值COS〔φ(ti)〕而只在26(2)部分中存贮Sin〔φ(ti)〕，上述位相φ(t)不相对于起始位相φ(mT)＝0(模2π)而减少，这个起始位相φ(mT)＝0的位相状态数Z(m)＝0，于是，上述位相φ(t)的数值也就是Z(m)＝0的G(+)组。
与图3所用方法相似，图12中的地址转换器35根据数据符号集合｛K｝产生针对只读存贮器26的读出地址的新的第一部分｛K′｝，数据符号集合｛K｝是通过把数据总线81上的数据符号｛a｝与在编码电路80的输出端的位集合｛h｝相结合而形成的。对于G(+)组而言，不需要实现地址转换，故｛k′｝＝｛k｝。对于G(-)组而言，地址转换的含意就是将集合｛k｝的数据符号中的每一个数值的极性都加以反相。由表7可知，对于选定k(m)的二进制编码，通过不断交换a(m)中的两位a1m，a0m的位置就可实现K(m)数值的极性反相，其最后产生的是a0m，a1m，仅对a(m)＝0的情况找到hm位的附加补码，于是，对于｜k(m)｜＝2就有hm、a0m、a1m。
与图3相比的一个差别是，图12中的地址转换器35现在产生一个极性指示位p来作为转换指示信号，p的逻辑值为“1”代表不发生极性反相，但图12中没有如图3所示的内插计数器23的读出方向指示位U/D。因此，图12的内插计数器23具有一个简单的模16计数器的形式。对于所选择的k(m)的二进制编码和已选中的分组G(+)和G(-)，仅在k(m)＝-1和k(m)＝-2时发生极性反相。由表7可知，k(m)＝-1的情况完全是由对应于a(m)＝1具有逻辑值a1m＝“1”、a0m＝“0”的a1m、a0m两位的出现来表征;而k(m)＝-2的情况则完全由具有逻辑值hm＝“1”的hm位的出现来表征。基于以上之讨论可知，对于极性指示位p，有以下的逻辑关系式成立
p＝(a1m+a0m)hm(25)
如果用一个逻辑电路来实现地址转换器35，则这个极性指示位p也可能被用于地址转换本身，这是因为根据以上这些考虑可知，在集合｛k′｝的每一个符号的h′位，a′位，a0′位与集合｛k｝的相应的每一符号的h位，a1位，a0位之间存在着如下述各逻辑关系
a1′＝pa1+Pa0
a0′＝pa0+Pa1(26)
h′＝h+Pa1a0
其中+表示的是模2加法。如果这样所得到的相对于三个数据符号k(m-1)、k(m)、k(m+1)中的每一个数据符号的h′、a1′、a0′位被直接用做只读存贮器26读出地址的新的第一部分，则此新的第一部分的宽度应该是9位。但是，若想区分G(+)组的56个组合，宽度为6位的新的第一部分就足够了(56＜64＝26)。故在这样一个逻辑电路里，除了为实现公式(25)和公式(26)的逻辑操作所需的门电路外，为了获得最新的期望宽度为6位的读出地址的第一部分还需要其它许多门电路。因此，从减化结构、减化程序编制的观点出发将地址转换器35实现为只读存贮器将是一个较好的方案。
在图12中，由地址转换器35产生的极性指示位p被加到发生器36上，并且在发生器36内，用极性指示位p来产生两个选择信号S1和S2′。下面参照图14来详细描述实现上述功能的途径。图14在许多方面都和图4相对应。和图4中a部分的方式类似，图14的a部分也给出了在一个符号间隔(mT，mT+T)内位相φ(t)的可能的变化的实例，其中选定了位相变化｜△φ(m)｜＝π弧度。图14a部分中的曲线用(Z，p)或(Z，P)标记，其中Z＝Z(m)是起始位相φ(mT)的位相状态数;p是具有逻辑值“1”的、地址转换器35的极性指示位。图14a部分内的所有曲线的形状相同并且曲线(0，P)、(1，P)与曲线(0，p)、(1，p)是镜象对称的，对称基准分别是0和π/2。还有，与图4的b部分中的方式相同，在图14的b部分和c部分中，沿着水平轴方向画出了沿着垂直轴方向的φ值的函数COSφ和Sinφ的形状。b部分及c部分的φ值标度与a部分的φ值标度相同。b部分图形相关于Z(m)＝0;c部分图形相关于Z(m)＝1。
仅仅对应于位相φ(t)按照图14中a部分的图形中的曲线(0，p)从0弧度增加到π弧度的情况，在图12中的只读存贮器26的两个部分26(1)和26(2)之中信号采样COS〔φ(ti)〕和Sin〔φ(ti)〕的数值才被存贮。这些被存贮的数值仍用COSφ1和Sinφ1来标记并且在图14的b部分中用粗实线来表示。现在，这一增加的位相范围φ1是π弧度，而不是图4中π/2弧度，因此COSφ1和Sinφ1的符号也存贮在只读存贮器26中。
由图14的c部分图形可知，被存贮的数值COSφ1和Sinφ1可用于位相状态数Z(m)＝1的曲线(1，p)上。这对于位相状态数Z(m)＝2和Z(m)＝3的曲线(2，p)和(3，p)也成立，曲线(2，p)和(3，p)没有在a部分图形中画出，通过与b和c部分图形进行比较，画出这些曲线的图形，就能很容易地验证上述结论。看来，对于曲线(Z，p)(其中Z＝0、1、2、3)而言，在信号采样值COS〔φ(ti)〕、Sin〔φ(ti)〕Sin〔φ(ti)〕和被存贮的信号值COSφ1、Sinφ1序列之间存在着和表2所示完全一样的关系，只是将表2中的象限数y(包含y1y0位)用位相状态Z(包含Z1Z0位)代替即可。
如果仅对应于部分a中数值由图b中虚线表示的曲线(0，P)，才将信号值COS(-φ1)和Sin(-φ1)存入只读存贮器26，则从以上讨论可以看出，对于曲线(Z，P)而言(其中Z＝0，1，2，3)，在信号采样值COS〔φ(ti)〕、Sin〔φ(ti)〕和被存贮的数值COS(-φ1)、Sin(-φ1)之间也存在着如表2中所示的相同的关系(显然，要用Z来代替Y)。对于实际存贮的数值COSφ1和Sinφ1，上述关系可以用一种简便的方式通过利用如下已知的关系得到
COS(-φ1)＝COSφ1
Sin(-φ1)＝-Sinφ1(27)
上述这种关系也可以从图14的b部分图形中直接导出。更具体地说，如果使用被存贮的信号值Sinφ1，则通过始终在表2中引入一个附加的符号反转就能导出上述之关系。
用和结合表2与表3导出表4相同的方式，可以将对p和P获得的表格同表3组合起来。对于p来说，这将得到和表4相同的表格(当然，要将Y换成Z)，因此也得到了和图3中相同的选择信号S1和S2。也还是在表4中，有关P的合成的表格是通过不断地进行一个附加的符号反相来获得的，上述附加的符号反相是当存贮的信号值Sinφ1被用于有关P的合成表格中的时候进行的。从而也就是(根据第一选择信号S1的定义)当逻辑值S1＝“0”出现的时候进行的。这对P而言也产生了和图3中一样的第一选择信号S1，但是，要这样产生一个关于P的由图3中第二选择信号S2形成的第二选择信号，就要通过在逻辑值S1＝“0”时进行一个附加的符号反相来实现。
基于这些事实，可以根据图15所示的电路图来实现图12中的选择信号发生器36。这个选择信号发生器36包含有两部分36(1)和36(2)，其中36(1)的作用是产生由公式(17)和公式(18)定义的选择信号S1和S2，36(1)构成的方式与图6中的选择信号发生器36构成的方式相同(当然要用Z1、Z0来代替Y1、Y0)，而36(2)的作用是产生符号反相器38所需的第二个选择信号S2′，其中当p和S1的逻辑值都是“0”时S2′＝S2;而在其它所有情况下S2′＝S2。最后，36(2)部分还包一个或非门90和一个异或门91。或非门90根据地址转换器35的极性指示位p和36(1)部分的第一选择信号S1形成一个逻辑信号P，S1;异或门91则根据36(1)部分的第二选择信号S2和或非门90的逻辑信号P.S1形成第二选择信号S2′。
权利要求
1、一种根据给定了符号频率l/T的数据信号产生振幅基本上恒定并且位相φ(t)连续的模拟的角度调制的载波信号的装置，该装置包括
一个与符号频率同步的时钟电路，该时钟电路用于产生频率为4q/T的时钟信号，其中q是一个大于1的整数。
一个控制电路，该控制电路包含有一个受时钟信号控制并具有一个内插计数器的寻址电路，该寻址电路对给定数目的连续数据符号发生响应而产生频率为4q/T的地址，上述控制电路还包括一个由符号频率控制的计数器，该计数器对数据符号发生响应而产生相位状态数，该相位状态数表征在长度为T的符号间隔边界处位相φ(t)的数值(模2π)。
一个连接到控制电路的信号处理器，该信号处理器包含一个用以在可寻址位置中存贮数字式的数值的第一只读存贮器，上述这些数字式数值代表在由时钟信号所决定的时刻的信号COSφ(t)和Sin(t)，上述被存贮的数值在上述寻址电路的控制下从第一只读存贮器的各个位置中读出，借助于数字一模拟转换将上述读出的数值进行处理以形成模拟的角度调制载波信号，
该装置的特征在于
上述第一只读存贮器用于仅存贮代表对应于与一个预定数有关的非减少位相φ(t)的信号COSφ(t)和Sinφ(t)的数值，上述寻址电路包含一个地址转换器，该地址转换器对上述给定数目的连续数据符号作出响应而产生针对与上述预定位相状态数相关的非减少位相φ(t)的地址和一个转换指示信号，上述控制电路还包括一
个由时钟信号控制的信号发生器，该发生器根据相位状态数产生第一选择信号和第二选择信号，上述信号处理器用于在每一时钟时刻根据第一选择信号有选择地仅把代表信号COSφ(t)和Sinφ(t)的两个数值中的一个加到一个数字一模拟转换器上去，而且，上述信号处理器在每一时钟时刻根据第二选择信号把数字-模拟转换器的输出采样值的符号有选择地进行反相，这些输出采样值组成载波频率为q/T的模拟的角度调制的载波信号的采样值，从而借助于一个带通滤波器就可以由上述输出采样值产生上述载波信号。
2、一种如权利要求
1所述的装置，其特征在于上述信号处理器中的第一只读存贮器中包含有两个部分，其第一部分用于存贮代表信号COSφ(t)的数值，其第二部分用于存贮代表信号Sinφ(t)的数值，该信号处理器包含一个与只读存贮器的第一部分和第二部分相连的双输入端乘法器，该乘法器由第一选择信号控制，该信号处理器还包含有一个符号反相器，该符号反相器同数字-模拟转换器一道构成一个连接到上述乘法器上并由上述第二选择信号控制的串行装置的一部分。
3、一种如权利要求
2所述的装置，其特征在于上述符号反相器被设计成一个与上述数字-模拟转换器的输出端相联的极性反相器，该极性反相器包含一个放大器，该放大器具有一个反相输入端和一个非反相输入端，上述极性反相器还包含一个双向开关，该双向开关根据第二选择信号将数字-模拟转换器的输出有选择地连到上述放大器两个输入端的其中之一上。
4、一种如权利要求
2所述的产生角度调制载波信号的装置，在该装置中，位相φ(t)在每个长度为T的符号间隔上的变化不大于±π/2弧度，而且，在一个符号间隔内的位相φ(t)始终保持在象限数为y的同一个象限内〔yπ/2，(y+1)π/2〕，该装置的特征在于
上述信号处理器中的第一只读存贮器用于针对在象限数y＝0的第一相位象限(0，π/2)中的非减位相φ(t)存贮代表信号COSφ(t)和Sinφ(t)幅度的数值，
上述用于产生相位状态数的计数器由一个模4可逆计数器构成，该模4可逆计数器的计数位置以y1y0两位代表每一个符号间隔上位相φ(t)的象限数y(模4)，
上述内插计数器由一个模(4q+1)可逆计数器组成，该模(4q+1)可逆计数器的计数方向由上述地址转换器的转换指示信号控制。
5、一种如权利要求
1所述的产生角度调制载波信号的装置，在该装置中，位相φ(t)在每个长度为T的符号间隔内的变化不大于±π/2弧度，而且，在一个符号间隔内的位相φ(t)始终保持在象限数为y的同一个象限内〔yπ/2，(y+1)π/2〕，该装置的其特征在于
上述信号处理器中的第一只读存贮器被设置为针对象限数y＝0的第一象限(0，π/2)中的非减位相φ(t)在第一个时钟时刻存贮代表信号COSφ(t)幅度的数值，而在第二个时钟时刻存贮代表信号Sinφ(t)幅度的数值，上述第一时钟时刻和第二时钟时刻交替地出现，
上述用于产生位相状态数的计数器由一个模4可逆计数器构成，此模4可逆计数器的计数位置以y1y0两位来代表每一个符号间隔的位相φ(t)的象限数y(模4)，上述选择信号发生器产生第一选择信号，该选择信号与象限数y(模4)的最低有效位y0相对应，
上述地址转换器用于响应上述给定数目的连续数据符号和上述与象限数y(模4)的最低有效位y0相对应的第一选择信号，从而产生针对象限数y＝0的第一相位象限(0，π/2)中的非减位相φ(t)的地址和一个转换指示信号。
上述内插计数器由一个模(4q+1)可逆计数器构成，该可逆计数器的计数方向由上述转换指示信号控制。
6、一种如权利要求
2所述的产生角度调制载波信号的装置，其在该装置中，位相φ(t)在每个长度为T的符号间隔内的变化等于0弧度或±π/2弧度或其整数倍，而且，在一个符号间隔起始端的位相φ(t)的数值总是Z(π/2)，Z为位相状态数，该装置的特征在于
上述信号处理器中的第一只读存贮器用于针对相对于状态数Z＝0的初始位相φ(t)＝0弧度非减位相φ(t)存贮代表信号COSφ(t)和Sinφ(t)的数值，
产生位相状态数的计数器由一个模4可逆计数器构成，该模4可逆计数器的计数位置以Z1Z0两位来代表每个符号间隔起始端的位相φ(t)的位相状态数Z(模4)，选择信号发生器根据相位状态数Z(模4)的Z1Z0两位产生第一选择信号，并根据上述Z1Z2这两位和地址转换器的转换指示信号产生第二选择信号。
7、一种如权利要求
6所述的根据n电平数据信号时产生角度调制载波信号的装置，其特征在于
上述寻址电路还包括一个非线性相关编码电路，该非线性相关编码电路的作用是将n电平数据符号转换成k电平数据符号，其中k大于n，
上述地址转换器根据上述给定数目的连续k电平数据符号产生针对相位φ(t)的地址和一个用于选择信号发生器的转换指示信号，上述位相φ(t)相对于状态数Z＝0的一个起始位相φ(t)＝0弧度来说是非减的。
专利摘要
一种用于产生恒定振幅，连续位相φ(t)的角度调制载波信号的装置。该装置包括一个控制电路，该控制电路在响应一个给定数目，符号频率为1/T的连续数据符号时能产生时钟频率为4q/T的地址。其中q为一个大于1的整数。与此同时还能进一步产生代表符号间隔边界处φ(t)的数值(模2π)的相位状态数。一个信号处理器正是连到这个控制电路上。该信号处理器包含一个只读存贮器，用来存贮在时钟时刻代表COSφ(t)和Sinφ(t)的数值，该数值在读出后继续被处理成模拟的角度调制信号。
文档编号H04L27/18GK85103657SQ85103657
公开日1986年11月19日 申请日期1985年5月20日
发明者钟家森, 维尔斯特佩 申请人:菲利浦光灯制造公司导出引文BiBTeX, EndNote, RefMan