频率选择电路、信号处理装置和频率选择特性设置方法
【技术领域】
[0001]本发明有关于信号频率选择，且特别有关于频率选择电路、信号处理装置和频率选择特性设置方法。
【背景技术】
[0002]整体上，无线通信接收器需要具有检测所需频带内的弱信号的能力。特别地，无线通信接收器需要在较强的频带外(Out-Of-Band，以下简称为OOB)信号(S卩，阻断(blocker)信号)存在的情况下检测频带内信号。解决较强阻断信号引起的问题的常用方法是在无线通信接收器的输入端使用较高品质因数(quality factor, Q)的带通滤波器。例如，表面声波(Surface Acoustic Wave，以下简称为SAW)滤波器可用于提供所需的00B阻断信号的衰减。然而，使用SAW滤波器导致成本与电路板面积显著的增加。
[0003]因此，业界需要一种可通过使用简单电路构架来有效地衰减或消除不需要的信号分量(例如，阻断信号)的新型设计。
【发明内容】
[0004]有鉴于此，本发明特提供以下技术方案:
[0005]本发明的一种实施方式中，一种频率选择电路包括信号输入端、信号输出端以及频率响应控制块。频率响应控制块更包括混频器模块以及滤波器模块。混频器模块具有第一端、第二端和本地振荡器端，其中第一端电连接至信号输入端与信号输出端之间的信号通道，且混频器模块根据自本地振荡器端接收的本地振荡输入来运作。滤波器模块电连接至混频器模块的第二端。
[0006]本发明的另一种实施方式中，一种信号处理装置包括频率选择电路以及信号处理电路。频率选择电路更包括信号输入端、信号输出端以及频率响应控制块。频率响应控制块电连接至信号输入端与信号输出端之间的信号通道，频率响应控制块用于根据振荡信号的频率来控制频率选择电路的频率响应。信号处理电路更包括第一电路模块以及第二电路模块。第一电路模块电连接至信号输入端且用于处理信号输入端接收的输入信号。第二电路模块，电连接至信号输出端且用于处理产生自信号输出端的输出信号，其中，该第二电路模块的输入阻抗响应在该第一频率具有第一阻抗值且在该第二频率具有第二阻抗值，且该第二阻抗值大于该第一阻抗值，其中，该第一频率与该振荡信号的频率之间的偏移量小于该第二频率与该振荡信号的频率之间的偏移量。
[0007]在本发明的另一种实施方式中，一种设置信号处理装置的频率选择特性的方法包括:将第一信号处理通道配置为具有第一输入阻抗响应，第一信号处理通道包括于信号处理装置且电连接至信号处理装置的信号输入端；以及将第二信号处理通道配置为具有不同于第一输入阻抗响应的第二输入阻抗响应，第二信号处理通道包括于信号处理装置且电连接至信号输入端，其中，该第一输入阻抗响应在第一频率的阻抗值大于该第二输入阻抗响应在该第一频率的阻抗值；该第一输入阻抗响应在第二频率的阻抗值小于该第二输入阻抗响应在该第二频率的阻抗值；其中，第一频率与第二频率不同。
[0008]上述频率选择电路、信号处理装置和频率选择特性设置方法以简单电路架构有效地衰减频带外信号，从而提高接收器和发送器的线性。
【附图说明】
[0009]图1是根据本发明的第一实施范例的频率选择电路的示意图。
[0010]图2是图1中的滤波器模块的范例阻抗响应的示意图。
[0011]图3是图1中的频率响应控制块的范例输入阻抗响应的示意图。
[0012]图4是图1中的频率选择电路的频率响应的示意图。
[0013]图5是根据本发明的第二实施范例的频率选择电路的示意图。
[0014]图6是具有本发明的频率选择电路的通用信号处理装置的方块图。
[0015]图7是使用图6中的硬件配置的接收器的示意图。
[0016]图8是使用图6所示的硬件配置的发送器的示意图。
[0017]图9是使用图6的硬件配置的放大器的示意图。
[0018]图10是使用图6所示的硬件配置的其它接收器的示意图。
[0019]图11为下变频级的输入阻抗响应和频率响应控制块的输入阻抗响应的示意图。
[0020]图12是改变阻抗幅度的一种范例结果的示意图。
[0021]图13是改变响应形状的一种范例结果的示意图。
[0022]图14是根据本发明的另一种接收器设计的示意图。
[0023]图15是根据本发明的又一种接收器设计的示意图。
【具体实施方式】
[0024]在说明书与权利要求书中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书与权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书与权利要求书中所提和的“包括”是一种开放式的用语，应解释成“包括但不限于”。另外，“电连接”一词在此包括任何直接和间接的电气连接手段。因此，若文中描述第一装置电连接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
[0025]请参考图1，图1是根据本发明的第一实施范例的频率选择电路的示意图。范例频率选择电路100包括(但并不限于)，信号输入端(signal input port)102、信号输出端(signal output port) 104 以及频率响应控制块(frequency response controlblock) 106。信号输入端102用于接收频率选择电路100的输入信号S_IN。信号输出端104透过信号通道(signal path) 108电连接至信号输入端102，以及信号输出端104用于输出频率选择电路100的输出信号S_0UT。本实施范例中，频率响应控制块106用于控制呈现于信号通道108上的频率响应，因此，频率响应控制块106包括(但不限于)混频器模块(mixer module) 110、滤波器模块(filter module) 112和可选振荡器模块(opt1naloscillator module) 114。混频器模块110具有第一端P_IN、第二端P_0UT和本地振荡器(local oscillator，以下简称为LO)端P_L0，其中第一端P_IN电连接至信号通道108，第二端P_OUT电连接至滤波器模块112，以及LO端P_L0电连接至可选振荡器模块114。混频器模块110根据接收于LO端P_L0的LO输入Sw来运作，且呈现于信号通道108的频率响应由LO输入Suj的频率来控制。在一种范例设计中，混频器模块110可实施为无源混频器(passive mixer)，且滤波器模块112可实施为电容型负载(capacitive load)。然而，这仅用于说明本发明的目的，不作为本发明的限制。在另一种设计中，取决于实际的设计考量，混频器模块110可实施为有源混频器(active mixer)和/或滤波器模块112可使用其它滤波器构架来实现。
[0026]振荡器模块114电连接至混频器模块110，且用于产生LO输入Suj至混频器模块110。举例来说(但不限于)，振荡器模块114可实施为分频器(frequency divider)和受控振荡器(controllable oscillator)，例如压控振荡器(voltage-controlledoscillator，以下简称为VC0)，其中VCO产生振荡信号，且分频器通过分频振荡信号的频率来输出具有所需的频率的LO输入另一种实施方式中，振荡器模块114可实施为锁相环(phase-locked loop,PLL)或晶体振荡器(crystal oscillator)。此外，上述振荡器模块114可用于直接产生具有常数LO频率的LO输入Suj或通过微调(fine-tuning) LO频率来产生LO输入SM。
[0027]应注意，频率响应控制块106中包括的振荡器模块114是可选的。即在某些特定应用中，若频率选择电路100具有置于频率选择电路100外的时钟源(clock source)，且所述时钟源可提供作为LO输入Suj的时钟信号，则图1中的振荡器模块114可省略。下文中详细介绍频率选择电路100的操作。
[0028]请结合图3来参考图2。图2是图1中的滤波器模块112的范例阻抗响应(impedance response) 202的示意图；图3是图1中的频率响应控制块106的范例输入阻抗响应(input impedance response) 30