经同步后，直接控制尺寸 成二进制等比数列（如1、2、4、8)的功率单元；高（N-M)位经同步译码，转换为温度计码，控 制一组同样尺寸的功率单元。
[0031] 功率单元是一种被称作电流型D类放大单元的单元，也称逆D类单元，如图2所 示。逆D类单元属于开关类功放，其理论效率可以达到100%;在各种非理想因素的作用下， 其漏极效率也通常可以达到接近60%。逆D类单元的工作原理中遵照"零电压开关"（zero voltageswitching,ZVS)规则，即理想情况下，M0S晶体管作为开关打开时，其漏源电压VDS 应为〇,而漏极电流ID是一个方波信号；在开关关闭时，IDS是〇,VDS在电感、电容谐振网络 的作用下，形成一个半波正弦信号的波形，如图3所示。实际过程中，由于晶体管开关存在 导通电阻和寄生电容、开关过程存在中间态、匹配网络的电感电容具有有限Q值等原因，会 导致效率下降。逆D类单元没有采用E类单元使用的复杂匹配网络，因此不能做到"软开 关"，即在开关打开的瞬间VDS的导数也为0 (dZVS规则)，所以在非理想因素的存在下，效率 没有E类单元高；但是亦由于它不需要复杂的匹配网络，因此可以做到全在片集成，便于降 低成本。
[0032] 图2中展示了两种可能的匹配网络形式。左侧（a)图所示的匹配网络由两边的DC Feed电感（LDC)，跨接并联谐振腔（LP和CP)，两边的对地并联电容（Cs)，和差分转单端的输出 balun构成。（；中还应当包括晶体管的漏极寄生电容。对基频和奇次谐波，在差分的两个漏 极之间，可以看到并联的LP、CP、以及两个LDC串联成的（LDC/2)、和两个(；串联成的（Cs/2)， 因而应当有
[0033]
?
[0034] 式中《是工作频率。由于输出滤波网络使用的是一个跨接的并联谐振腔，因而只 能抑制奇次谐波，对于偶次谐波的抑制作用则非常有限；而偶次谐波中最强的是二次谐波。 偶次谐波会影响逆D类单元的正常工作波形，且可能因为差分两路的失配而泄漏到最终的 输出中，影响输出频谱。本发明所述的二阶谐波抑制匹配网络的关键在于，对于偶次谐波， 由于差分两端的信号同相，跨接的LP和CP的作用消失，因此，应当有
[0035]
(4)
[0036] 这样二阶谐波会被抑制在两个漏端，防止泄漏，从而防止损失效率，优化输出频 谱。
[0037] 图2左侧所示的匹配网络，还有一种等效的备选结构，如右侧（b)图所示。这种结 构的balun使用一个在初级线圈带DCtap端的螺旋电感稱合变压器，其DCtap端通过一 个DCFeed电感LDa连到电源上。变压器的初级线圈的电感量为LP1。两种结构可以通过 Y-A变换等效。也即
[0038]
(5)
[0039] LDC1可以由芯片封装的键合线电感实现，变压器可以基于CMOS标准射频工艺，使 用金属螺旋线圈实现。因而右侧的这种备选匹配网络，可以实现完全的在片集成。
[0040] 图2所示的逆D类功率单元，与现有的技术相比，作了如下改进：（1)差分的两条 支路分别由I/Q两路并联而成；每个单元中，I路和Q路电流信号都在本地加和；因为I路 和Q路在版图上尽可能靠近，因而也最大限度保证了I/Q的匹配，使得最终的输出特性中1/ Q是完全对称的。（2)使用共源共栅结构，在共栅管的漏极进行电流加和；功率单元的特性 越接近理想电流源，最终的输出结果越线性；而共源共栅结构保证了较高的输出阻抗，使得 其比单层晶体管更加接近理想电流源。四相共栅管的栅极均接同一个偏压，以保持偏压上 的扰动尽可能小。（3)使用25%占空比的L0信号，避免I/Q两路的MOS开关同时导通，因而 避免I/Q两路的电流信号同时出现于输出，避免了I/Q串扰。功率单元的各个节点的电压、 电流波形如图3所示。
[0041] 图4展示了本发明使用的基于CMOS传输门的L0换向开关(仅展示I路的 0° /180° -组，Q路同样有90° /270° -组)。I/Q每个L0信号换向电路基于CMOS传输 门实现，由四条传输门支路构成；由互补换向信号和互补使能信号经二输入-互补输出与 门控制传输门的开合，进行换向；并可将四条支路全部断开并拉到地，以关闭L0通路。CMOS 传输门相比于静态逻辑的好处是，避免在整个L0驱动链路中增加一级(或两级）静态CMOS 逻辑，而每引入一级静态CMOS逻辑，就会因为M0S晶体管的闪烁噪声（flickernoise)而 恶化L0信号的相噪声。SW信号是换向使能信号，高电平有效；其逻辑意义等同于基带信号 中的符号位。EN信号是使能信号，当EN为低电平时，四路传输门均关闭，同时两路输出被 拉到地，彻底切断L0信号，节省功耗。SW和I1W信号与EN信号通过互补双输出与门控制于 CMOS传输管，既产生需要的差分控制信号，又隔绝来自前级数字电路的噪声。
[0042] 图5所示的是DTxFE的版图布局。由于功率单元阵列的尺寸较大，其物理上相距 较远的单元可能由于工艺原因产生失配。并且，如果不认真规划走线，那么输入L0线或输 出射频线到达各个cell所经的距离会产生很大差别，造成延迟不一致，产生相位失真以及 其他难以预期的杂散信号。因而本发明提出这种深H-形树中心对称结构的版图布局。四 相L0线从单元阵列的上方进入，在中心点左右分叉，再在左右两块区域的中心点各自左右 分叉。两相RF输出线从单元阵列左侧进入，与L0线使用同样的方法分叉。注意输入线和 输出线仅有在阵列的几何中心点周围、两小段各自长度大约为（d/4) (d为阵列的边长）互 相重合。这种布局是经反复考虑后在不影响对称的情况下最大限度减小互相交叠的走线方 式，能够最大限度减小输入输出串扰，降低耦合噪声，并避免振荡风险。
[0043] 以上通过具体的实施例说明了本发明技术方案的原理和实施过程，但并不用以限 制本发明，凡在本发明的精神和原则之内所作的同等变化与修改，均应属于本发明的保护 范围，本发明的保护范围以权利要求所述为准。
【主权项】
1. 一种逆D类功率单元，其特征在于，采用I/Q正交-差分四相结构，差分的两条支路 分别由I/Q两路并联而成，每一路均使用两层或多层共源共栅晶体管；I/Q两路在漏极直接 相连，形成电流加和。2. 如权利要求1所述的逆D类功率单元，其特征在于：所述I/Q正交-差分四相结构 的四相LO使用25%占空比的LO信号，由静态与逻辑门控制，从共源管的栅极输入。3.如权利要求1所述的逆D类功率单元，其特征在于：所述共栅晶体管中，共源管为薄 栅氧管，共栅管为厚栅氧管。4. 一种全数字直接上变频射频发射机前端集成电路结构，其特征在于，包括四相二分 频LO信号产生电路，LO驱动/控制电路，以及权利要求1所述的逆D类功率单元。5.如权利要求4所述的射频发射机前端集成电路结构，其特征在于：所述逆D类功率 单元采用数字基带信号控制，由数字基带信号通过控制每个放大单元的LO信号开关，从而 调整处于工作状态的单元数，完成幅度调制；数字基带信号的N位幅度位分为低M位和高 (N-M)位，低位直接控制尺寸成二进制比例的单元；高位经译码成为温度计码，控制同样尺 寸的单元。6. 如权利要求5所述的射频发射机前端集成电路结构，其特征在于：所述数字基带信 号分为I/Q两路，每路包含1位符号位和N位幅度位；N+1位的译码经本地时钟同步；符号 位被转换为互补的符号位，控制LO换向。7.如权利要求4所述的射频发射机前端集成电路结构，其特征在于：所述LO驱动/控 制电路由两个LO换向开关、多级成比例的反相器驱动级、以及集成在每个功率单元中的LO 使能逻辑和末级驱动构成；通过所述LO换向开关，使LO信号的I路和Q路分别由各自的符 号位控制是否互换，从而实现射频调制信号中的载波180°相位突变。8. 如权利要求7所述的射频发射机前端集成电路结构，其特征在于：所述LO换向开 关基于CMOS传输门实现，由四条传输门支路构成；由互补换向信号和互补使能信号经二输 入-互补输出与门控制传输门的开合，进行换向；并可将四条支路全部断开并拉到地，以关 闭LO通路。9.如权利要求4所述的射频发射机前端集成电路结构，其特征在于：还包含功率合成 网络，用于将多个单元产生的差分电流信号转换成适合发射到终端天线上的功率信号；功 率合成网络包含并联电感-电容谐振腔和平衡-非平衡转换器，具有基频阻抗选择特性和 -阶谐波抑制特性。10. 如权利要求4所述的射频发射机前端集成电路结构，其特征在于：在整体版图布局 中，四相LO输入线和差分两相射频输出线均成深H-形树形，每个功率单元的走线长度大致 相等；并且，LO输入线和射频输出线以夹角90°进入单元阵列，在全程互相垂直。
【专利摘要】本发明涉及一种逆D类功率单元，以及采用该逆D类功率单元的全数字射频发射前端集成电路结构。该逆D类功率单元采用I/Q正交-差分四相结构，差分的两条支路分别由I/Q两路并联而成，每一路均使用两层或多层共源共栅晶体管；I/Q两路在漏极直接相连，形成电流加和。逆D类放大单元的四相LO使用25%占空比的LO信号，由静态与逻辑门控制，从共源管的栅极输入。该射频发射前端集成电路结构包括四相二分频LO信号产生电路，LO驱动/控制电路，以及上述逆D类功率单元。本发明的射频发射前端的输入-输出响应具有良好的单调性和一致性，具有良好的适配性和可重构性，制造成本低，是一种高性能的全数字正交上变频发射机。
【IPC分类】H04B1/04
【公开号】CN104980173
【申请号】CN201410138677
【发明人】廖怀林, 夏韬, 郭盈, 陈龙, 杨帆, 张兴
【申请人】北京大学
【公开日】2015年10月14日
【申请日】2014年4月8日