一种比特同步方法及装置的制造方法
【技术领域】
[0001]本发明涉及比特同步方法及装置，更具体地涉及一种基于前导的定时更精确、效率更高的比特同步方法与装置。
【背景技术】
[0002]在通信系统如FSK(Frequency_shiftkeying，频移键控)或00K(0n_0ff Keying，二进制启闭键控)系统中，往往需要从解调后的信号中恢复出发射信号的时钟，找出发送比特判决的最佳时刻，这就是比特同步。当判决时刻确定后，对相应解调信号做判决，恢复出发送的信息比特。比特同步的精度直接影响接收机的性能。
[0003]常用的实现比特同步的方法有插入导频法和直接法。插入导频法是在基带信号频谱的零点插入所需的比特定时导频信号;直接法则是在发端不专门发送导频信号，而直接从接收的数字信号中提取比特同步信号。直接提取位同步的方法又分滤波法和锁相环法，锁相环法通常又分为两类:一类是用环路中误差信号连续的调整位同步信号的相位，属于模拟锁相法;另有一类是数字锁相环位同步法，采用的是高稳定度的振荡器，用从相位比较器获得的与同步误差成比例的误差信号来调整输出的同步信号。其中，滤波器法考虑到窄带滤波器是卷积计算，且滤波器计算中包含若干乘法，所以从计算量比较大。锁相环法，以数字锁相法为例，其结构包括高稳定度振荡器(晶振)、分频器、相位比较器和控制电路，结构比较复杂。
【发明内容】
[0004]本发明的目的是提供一种将定时算法与前导数据结合到一起的比特同步方法及装置，其结构简单，算法简单且计算量小，提高定时精度，增强通信的可靠性。
[0005]为实现本发明的目的，本发明提供了一种比特同步方法及装置。本发明，其预设使用{101010...10}或者{010101...01}序列作为前导，提出一种比特同步方法与装置，通过检测前导同步头序列确定定时同步位置。
[0006]本发明所述的比特同步方法，其包括如下步骤:
[0007]步骤S100，在进行比特同步时，利用前导序列，对解调后的过采样信号中偶数倍符号长度内的采样点，进行多符号累加信号处理，得到单次累加数据；
[0008]步骤S200，将所述单次累加数据，进行搜索其峰值和谷值、以及所述峰值和所述谷值对应的定时位置;并对所述峰值和所述谷值对应的定时位置进行环路滤波和更新定时位置；
[0009]步骤S300，利用所述步骤S200得到的更新后定时位置作为新的采样点，重新执行步骤S100?S200，直到前导过程结束；
[0010]其中，所述前导序列为{101010"_10}或者{010101"_01}序列。
[0011]其中，所述进行多符号累加信号处理，包括如下步骤:
[0012]根据前导序列，对解调后的过采样信号中偶数倍符号长度内的采样点，分别以2倍符号长度间隔做累加，单次累加点的个数自由配置。
[0013]其中，所述步骤S200中，所述进行搜索其峰值和谷值、以及所述峰值和所述谷值对应的定时位置，包括如下步骤:
[0014]对所述单次累加数据搜索所述单次累加数据对应的信号内的峰值和谷值，并得到峰值对应的定时位置pk_idxn和谷值对应的定时位置val_idxn，其中η > 1。
[0015]其中，所述步骤S200中，对所述峰值和谷值对应的定时位置进行环路滤波，包括如下步骤:
[0016]将所述峰值和谷值对应的定时位置pk_idxn和val_idxn分别送入环路滤波器进行滤波，得到更准确的滤波后定时位置。
[0017]其中，所述步骤S200中，所述更新定时位置，包括如下步骤:
[0018]将所述滤波后定时位置分别折算到1倍符号长度上，平均后得到更新后定时位置。
[0019]其中，所述峰值滤波定时位置通过以下方法计算获得:
[0020]其中，PKi= pk_idxi;
[0021 ] PKn= (PKn-1+pk_idxn)/2，η>1 ；
[0022]所述谷值滤波定时位置通过以下方法计算获得:
[0023]其中，Vali= val_idxi;
[0024]Valn= (Vain-1+val_idxn)/2，η>1。
[0025]其中，所述步骤S200中环路滤波为一阶环路滤波。
[0026]与上述比特同步方法相对应地，本发明还提供了一种比特同步装置，包括多符号累加器，其用于在进行比特同步时，利用前导序列，对解调后的过采样信号中偶数倍符号长度内的采样点，进行多符号累加信号处理，得到单次累加数据；
[0027]数据处理器，其用于将所述单次累加数据，进行搜索其峰值和谷值、以及所述峰值和所述谷值对应的定时位置;并对所述峰值和所述谷值及所述对应的峰值及其谷值进行环路滤波和更新定时位置；
[0028]循环器，其用于利用所述数据处理器得到的更新后定时位置作为新的采样点，输入到多符号累加器、数据处理器重新执行，直到前导过程结束。
[0029]其中，所述数据处理器包括峰值搜索器，谷值搜索器，环路滤波器，定时位置更新器，其中:
[0030]所述峰值搜索器，其用于对累加后的信号进行峰值搜索，以获取所述峰值对应的定时位置pk_idxn，n > 1 ；
[0031]所述谷值搜索器，其用于对累加后的信号进行谷值搜索，以获取所述谷值对应的定时位置val_idxn，n > 1 ；
[0032]所述环路滤波器，其用于对所述峰值和谷值对应的定时位置pk_idxn和val_idxn进行环路滤波，以获取更准确的定时位置；
[0033]所述定时位置更新器，其用于将所述滤波后定时位置分别折算到1倍符号长度上，平均后得到更新后定时位置。
[0034]其中，所述环路滤波器为两个。
[0035]与现有技术相比，本发明所述比特同步方法与装置，利用前导的预设数据进行定时计算，步骤简便，结构简单，计算量小，从而提高了比特同步定时的效率和精度。
【附图说明】
[0036]图1为本发明比特同步方法实施例的方法流程图；
[0037]图2为本发明比特同步装置实施例的结构示意图。
【具体实施方式】
[0038]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明所示的比特同步方法和装置进行进一步详细说明。
[0039 ]本发明提供的一种比特同步方法，其包括如下步骤:
[0040]步骤S100，在进行比特同步时，利用前导序列，对解调后的过采样信号中偶数倍符号长度内的采样点，进行多符号累加信号处理，得到单次累加数据；
[0041]步骤S200，将所述单次累加数据，进行搜索其峰值和谷值、以及所述峰值和所述谷值对应的定时位置;并对所述峰值和所述谷值对应的定时位置进行环路滤波和更新定时位置；
[0042]步骤S300，利用所述步骤S200得到的更新后定时位置作为新的采样点，重新执行步骤S100?S200，直到前导过程结束；
[0043]其中，所述前导序列为{101010...10}或者{010101...01}序列。
[0044]其中，所述进行多符号累加信号处理，包括如下步骤:
[0045]根据前导序列，对解调后的过采样信号中偶数倍符号长度内的采样点，分别以2倍符号长度间隔做累加，单次累加点的个数自由配置。
[0046]其中，所述步骤S200中，所述进行搜索其峰值和谷值、以及所述峰值和所述谷值对应的定时位置，包括如下步骤201:
[0047]对所述单次累加数据，搜索所述单次累加数据对应的信号内的峰值和谷值，并得到峰值对应的定时位置pk_idxn和谷值对应的定时位置val_idxn，其中η > 1。
[0048]其中，所述步骤S200中，对所述峰值和所述谷值及所述对应的峰值及其谷值进行环路滤波，包括如下步骤202:
[0049]将所述峰值和谷值对应的定时位置pk_idxn和val_idxn分别送入环路滤波器进行滤波，得到更准确的滤波后定时位置。
[0050]其中，所述步骤S20