LVDS图像产生模块4根据LVDS图像产生方式参数，与RGB解码参数(6bit、8bit、10bit、12bit色阶设置)将同步后的LVDS link信号进行RGB解码，获得各图像信号源各link的RGB图像信号；
[0081 ] (6)V-BY-0NE图像恢复模块5根据LVDS图像产生方式参数和V-BY-ONE模组Iane数，对各图像信号源各link的RGB数据进行组合，生成原始的V-BY-ONE图像;并将该图像数据依次的轮流的分配到各个link上，生成并行的标准的多link的V-BY-ONE图像数据，以及与之对应的V-BY-ONE Iane时序，包括VSync、HSync、DE;
[0082]不同显示Lane数的V-BY-ONE模组，模块5分配输出V-BY-ONE图像的I ink数也不同；当被点屏的模组为4Lane V-BY-ONE模组时，模块5将全部V-BY-ONE图像数据放到单个link上输出，即为单link形式数据输出，由此可同时点亮8块41ane模组；
[0083]当被点屏的模组为8LaneV_BY_0NE模组时，模块5则将原始V-BY-ONE图像分配到2个I i nk RGB信号输出，即双I i nk形式数据输出，从而I i nk I?I i nk8为四对相同的双I i nk数据，由此可同时点亮4块41ane模组；
[0084]当被点屏V-BY-ONE模组的每行图像数据为(1、2、3、……、3838、3839、3840)，则分配的双link数据形式如下所示:
[0085]Linkl:(1、3、5、……、3835、3837、3839)
[0086]Link2:(2、4、6、……、3836、3838、3840)
[0087]当被点屏的模组为161aneV_BY_0NE模组，则模块5将原始V_BY_0NE图像分配成四I ink形式数据输入，如下所示:
[0088]Linkl:(1、5、9、……、3829、3833、3837)
[0089]Link2:(2、6、10、……、3830、3834、3838)
[0090]Link3: (3、7、11、……、3831、3835、3839)
[0091]Link4:(4、8、12、……、3832、3836、3840)
[0092]当被点屏的模组为321aneV-BY-ONE模组，则模块5将原始V-BY-ONE图像分配成八I ink形式数据输入，如下所示:
[0093]Linkl:(l、9、……、3825、3833)
[0094]Link2:(2、10、……、3826、3834)
[0095]Link3:(3、ll、……、3827、3835)
[0096]Link4:(4、12、……、3828、3836)
[0097]Link5:(5、13、……、3829、3837)
[0098]Link6:(6、14、……、3830、3838)
[0099]Link7:(7、15、……、3831、3839)
[0100]Link8:(8、16、……、3832、3840);
[0101](7) V-BY-ONE各Lane图像数据产生模块6根据V-BY-ONE模组lane数、V-BY-ONE模组分屏模式设置参数，对上述标准化的各link RGB数据和时序进行数据排列方式转换，获得V-BY-ONE数据格式的各lane数据及时序;该模块6输出8路的混合4个lane的数据的信号，以及与各lane数据对应的时序；
[0102]该时序信号的特性参数，包括前肩、后肩、有效值以及脉宽均与上述各link的RGB信号时序保持同步；
[0103]上述数据转换能同步并行的无延迟的进行，对于不同的lane数类型、不同的分屏方式子类型的V-BY-ONE模组，V-BY-ONE各Lane图像数据产生模块6输出的lane数据信号形式如下:
[0? CM]当被点屏的模组为4Lane不分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的单I ink数据形式)为:
[0105] Iane数据1: (1、2、3、4、……、3837、3838、3839、3840)；
[0? 06]当被点屏的模组为41ane两分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的单I ink数据形式)为:
[0107]Iane数据1:(1、2、1921、1922、……、1919、1920、3839、3840);
[0108]对于41ane模组，模块6可同时输出8路相同的lane数据I信号复制，可同时点亮8块41ane模组。
[0? O9 ]当被点屏的模组为8 Iane不分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的双I ink数据形式)为:
[0110]Iane 数据 1:
[0111](1、2、3、4、9、10、11、12、……、3833、3834、3835、3836);
[0112]Iane 数据 2:
[0113](5、6、7、8、13、14、15、16、……、3837、3838、3839、3840);
[0?14]当被点屏的模组为8 Iane两分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的双I ink数据形式)为:
[0115]Iane数据1:(1、2、3、4、……、1917、1918、1919、1920);
[0116]Iane数据2: (1921、1922、1923、1924、……、3837、3838、3839、3840);
[0?17]当被点屏的模组为81ane四分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的双I ink数据形式)如下:
[0118]lane数据1:(1、2、961、962、3、4、963、964、……、959、960、1919、1920);
[0119]Iane 数据 2:
[0120](1921、1922、2881、2882、1923、1924、2883、2884、……、2879、2880、3839、3840);
[0121]对于在Slane模组，模块6可同时输出4路相同的lane数据1、2信号复制，即可同时点亮4块8 lane模组。
[0122]当被点屏的模组为16lane八分屏的4k分辨率模组时，模块6输出的Iane数据信号形式(对应于输入端的四I ink数据形式)为:
[0123]Iane 数据 1:
[0124](1、2、481、482、3、4、483、484、……、479、480、959、960);
[0125]Iane 数据 2:
[0126](961、962、1441、1442、963、964、1443、1444、……、1439、1440、1919、1920);
[0127]Iane 数据 3:
[0128](1921、1922、2401、2402、1923、1924、2403、2404、……、2399、2400、2879、2880);
[0129]Iane 数据 4:
[0130](2881、2882、3361、3362、2883、2884、3363、3364、……、3359、3360、3839、3840);
[0131 ]对于161ane模组，模块6可同时输出2路相同的Iane数据I?4信号复制，可同时点亮2块161ane模组。
[0132]当被点屏的模组为32lane十六分屏的4k分辨率模组时，其模块6输出的lane数据信号形式(对应于输入端的八link数据形式)为:
[0133]lane 数据 1:
[0134](1、2、241、242、3、4、243、244、……、237、238、437、438、239、240、479、480);
[0135]Iane 数据 2:
[0136](481、482、721、722、483、484、723、724、……、717、718、957、958、719、720、959、960)；
[0137]Iane 数据 3:
[0138](961、962、1201、1202、963、964、1203、1204、……、I137、I138、1437、1438、I139、1200、1439、1440);
[0139]Iane 数据 4:
[0140](1441、1442、1681、1682、1443、1444、1683、1684、……、1677、1678、1917、1918、1679、1680、1919 1920)；
[0141]Iane 数据 5:
[0142](1921、1922、2161、2162、1923、1924、2163、2164、……、2157、2158、2397、2398、2159、2160、2399、2400);
[0143]Iane 数据 6:
[0144](2401、2402、2641、2642、2403、2404、2643、2644、……、2637、2638、2877、2878、2639、2640、2879、2880);
[0145]Iane 数据 7:
[0146](2881、2882、3121、3122、2883、2884、3123、3124、……、3117、3118、3357、3358、3119、3120、3359、3360);
[0147]Iane 数据 8:
[0148](3361、3362、3661、3662、3363、3364、3663、3664、……、3357、3358、3837、3838、3359、3360、3839、3840);
[0149]对于321ane模组，模块6可同时输出I路的lane数据I?8信号复制，可同时点亮I块32 lane 模组。
[0150]如此将RGB数据排列到各路输出的Lane数据信号线上，使得每四个lane的数据依次交替的混合排列在每路数据信号上;对于其他的各种lane数和分屏模组的模组，以及对于8k或1k分辨率的模组，模块6排列和输出lane数据形式的操作原理与上诉相同。
[0151 ] (8)在上述与Iane数据对应的时序的控制下，V-BY-ONE图像同步模块7对V-BY-ONE各Lane图像数据产生模块6输出的各路lane数据进行缓存以及同步处理，以确保点屏的各Iane信号完全保持同步；
[0152]为了适应V-BY-ONE模组高分辨率、高场频、严格的图像时序的特性，导致模块6输出的lane数据信号较多，且每路图像的数据量很大，数据处理时钟速度很高，在具体的电子器件(FPGA、ASIC或高速PCB)上实现时，其各路输出的数据信号可能在该器件的不同区域上完成操作，由于器件内部工艺或外部工作环境的差异或变化，在不同区域完成的操作之间具有号相位差异、时序差异、电气差异；
[0153]为确保后续模块可靠稳定的工作、确保点屏的各lane信号严格保持同步，通过模块7进行缓存和同步;模块7