在输入时序信号控制下，将各路lane数据信号先缓存若干行，同时，对输入的时序进行去抖动处理，提高其时序的严格性和稳定性;再在新的一行起始时，在稳定处理后的时序信号控制下，将各路lane数据同时输出，从而确保了各路lane数据保持同步；
[0154](9)在模块7进行上述同步处理的同时，V-BY-ONE图像时序计算模块8对各lane数据对应的时序信号进行检测，并获取时序参数，包括像素时钟频率、行频/场频的前肩、后肩、有效值、脉宽；
[0155](1)V-BY-ONE图像时序倍增模块9根据V-BY-ONE场频倍增设置参数，对上述时序参数以及来自模块6的V-BY-ONE的各lane数据对应的时序信号进行场频倍频处理，获得V-BY-ONE倍增时序和参数；
[0156]譬如上层控制参数配置为4倍场频，外接的图像信号源为30Hz场频及其对应的像素时钟频率和时序参数，V-BY-ONE图像时序倍增模块9则输出120H的场频及其对应的像素时钟频率和时序参数；
[0157](Il)V-BY-ONE信号输出模块10根据V-BY-ONE信号输出参数，对同步处理后的Iane数据及时序进行倍场频处理，并将倍场频处理后的各lane并行的V-BY-ONE数据转换成V-BY-ONE的Iane传输信号；
[0158]每个模块1-l、2、3、......、11均对其中I路Iane数据进行倍场频，具体如下:
[0159]模块1I在输入的时序下对输入数据进行本地缓存，以确保数据能在模块1中做本地同步处理;之后在一帧起始时，缓存后的数据在输入的时序下送入模块102，模块102将其写入DDR存储模块103A中；当一帧中的该路lane数据全部写入到模块103A中时，模块104在V-BY-ONE倍增时序控制下通过模块102对103A、103B的DDR进行读写控制，从103A中读出Iane数据；
[0160]模块102控制两个DDR存储模块分别的同时进行读和写数据操作，当某个DDR在写入某一帧lane数据时，同时另一 DDR在读出上一帧的数据，两者以乒乓操作方式交替进行读写操作;而模块104则按倍增时序和参数的控制，在写入一帧时间内，多次读出一帧的lane数据，将其依次排列在IaneO?lane3的数据信号上;实施例中，上层配置为4倍场频，则模块104则对DDR存储模块以4倍于写速率的读速率来读出lane数据再分配到各个lane上，如此操作4次，即实现了输出场频120Hz的4倍频操作；
[0161]由于DDR的写入和读出的总吞吐量相同，故模块102和104能连续的进行各lane数据的倍场频操作，不会出现因DDR写满或读空问题所出现数据丢失或操作停顿的问题；当模块104将各个lane数据分配好后则同时将各个lane数据输出到模块105，模块105根据上层配置的V-BY-ONE信号输出参数，如串化编码方式、预加重、驱动电流、输出bit位宽等，对各lane并行的数据进行V-BY-ONE的串化处理，转换成V-BY-ONE的lane传输信号。
[0162]本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种信号转换方法，其特征在于，包括如下步骤: (1)对各图像信号源各link的RGB图像信号进行组合，生成原始V-BY-ONE图像数据;并将所述V-BY-ONE图像数据依次的轮流的分配到各个I ink上，生成并行的标准化的多I ink的V-BY-ONE图像数据，以及与之对应的V-BY-ONE Iane时序； (2)对所述标准化的各V-BY-ONE图像数据和时序进行数据排列方式转换，获得V-BY-ONE数据格式的各Iane数据，以及与各Iane数据对应的时序； (3)在所述与lane数据对应的时序的控制下，对各lane数据进行缓存以及同步处理，以确保点屏的各lane信号保持同步； (4)在上述同步处理的同时，对各lane数据对应的时序信号进行检测，获取时序参数； (5)对所述时序参数以及V-BY-ONE的各lane数据对应的时序信号进行场频倍频处理，获得V-BY-ONE倍增时序和参数； (6)对同步处理后的lane数据及时序进行倍场频处理，并将倍场频处理后的各lane并行的V-BY-ONE数据转换成V-BY-ONE的lane传输信号。2.如权利要求1所述的信号转换方法，其特征在于，根据以下步骤获取各图像信号源各link的RGB图像信号: (a)对各个图像信号源的每个link的LVDS图像信号进行解调，生成每个link的并行解调数据； (b)对所述并行解调数据进行缓存，使得输出的各个link数据均为图像行场同步的数据； (c)对所述图像行场同步的数据进行RGB解码，获得各图像信号源各link的RGB图像信号。3.如权利要求1所述的信号转换方法，其特征在于，所述步骤(I)中，对不同显示Lane数的V-BY-ONE模组，其输出图像的link数不同，具体如下: 当被点屏的模组为4Lane V-BY-ONE模组时，则将原始V-BY-ONE图像数据放到单个I ink上输出，即输出单link数据； 当被点屏的模组为8Lane V-BY-0NE模组时，则将原始V-BY-ONE图像分配成双I ink数据； 若被点屏的模组为161ane V-BY-ONE模组，则将原始V-BY-ONE图像分配成四link数据； 若被点屏的模组为321ane V-BY-ONE模组，则将原始V-BY-ONE图像分配成八I ink数据。4.如权利要求1所述的信号转换方法，其特征在于，所述步骤(3)具体如下:在时序信号控制下，将各lane数据信号先缓存;缓存的同时，对输入的时序进行去抖动处理，提高其时序的严格性和稳定性;在新的一行起始时，在去抖后的时序信号控制下，将各Iane数据同时输出。5.如权利要求1所述的信号转换方法，其特征在于，所述步骤(6)具体如下: (6.1)对输入数据进行本地缓存； (6.2)在一帧起始时，将缓存后的数据写入存储模块； (6.3)当一帧中的该路lane数据全部存储完后，在V-BY-ONE倍增时序控制下在写入一帧Iane数据的时间段内，以M倍于写速率的速度重复读取Iane数据M次，并将读出的Iane数据依次分配到各个Iane上，形成并行Iane数据;M次读出一帧Iane数据，将其依次排列在IaneO?lane η的数据信号上，实现输出场频的M倍频操作;其中，Μ=4、8、16或32; (6.4)当各个lane数据分配好后，对并行lane数据进行串化处理，将各lane并行的数据转换成V-BY-ONE的lane传输信号。6.如权利要求5所述的信号转换方法，其特征在于，所述步骤(6.3)中，采用两个存储单元同时分别进行读数据与写数据的操作:在其中一个存储单元写入某一帧lane数据的同时，另一个存储单元读出上一帧的数据;两者以乒乓操作方式交替进行读写操作。7.—种信号转换装置，其特征在于，包括LVDS信号输入接口，V-BY-ONE信号输出接口、上层软件控制信号输入接口，以及固化在一颗可编程逻辑器件上的V-BY-ONE图像恢复模块(5)、V-BY-ONE各Lane图像数据产生模块(6)、V-BY-ONE图像同步模块(7)、V-BY-ONE图像时序计算模块(8)、V-BY-ONE图像时序倍增模块(9)和V-BY-ONE信号输出模块(1);所述V-BY-ONE信号输出模块(1)包括至少一个V-BY-ONE信号产生模块； 所述可编程逻辑器件具有耦接所述LVDS信号输入接口的LVDS信号输入端子，耦接所述V-BY-ONE信号输出接口的V-BY-ONE信号输出端子，以及耦接所述上层软件控制信号输入接口的上层软件控制信号输入端子； 所述V-BY-ONE图像恢复模块(5)用于对各图像信号源各link的RGB图像信号进行恢复及再分配，生成并行的标准化的多I i nk的V-BY-ONE图像数据，以及与之对应的V-BY-ONEIane时序； 所述V-BY-ONE各Lane图像数据产生模块(6)用于对所述标准化的各个link的数据和时序进行数据排列方式转换，获得V-BY-ONE数据格式的各lane数据，以及与各lane数据对应的时序;所述V-BY-ONE图像同步模块(7)用于对各lane数据进行缓存及同步； 所述V-BY-ONE图像时序计算模块(8)用于对所述缓存后的各lane数据对应的时序信号进行检测，获取时序参数;所述V-BY-ONE图像时序倍增模块根据用于对所述时序参数以及V-BY-ONE Iane时序进行场频倍频处理，获得V-BY-ONE倍增时序和参数； 所述V-BY-ONE信号输出模块(10)用于对同步处理后的lane数据及时序进行倍场频处理，并对各Iane并行的数据进行串化处理。8.如权利要求7所述的信号转换装置，其特征在于，还包括上层接口模块(I)、LVDS信号处理模块和LVDS图像产生模块(4); 所述上层接口模块(I)用于根据上层配置生成各类参数;所述LVDS信号处理模块用于对各link的LVDS图像信号进行接收解调并缓存，生成图像行场同步的数据;所述LVDS图像产生模块(4)用于对所述图像行场同步的数据进行RGB解码，获得各图像信号源的各个link的RGB图像信号。9.如权利要求7或8所述的信号转换装置，其特征在于，所述V-BY-ONE信号产生模块包括图像数据缓存模块(101)、图像数据读写控制模块(102)、存储模块(103)、V-BY-0NE图像场频倍增模块(104)、V-BY-ONE信号输出模块(105); 所述图像数据缓存模块(101)用于对接收到的各lane数据进行本地缓存;所述图像数据读写控制模块(102)用于将缓存后的数据写入存储模块(103);所述V-BY-ONE图像场频倍增模块(104)用于通过图像数据读写控制模块(102)模块对存储模块(103)进行读写控制；所述V-BY-ONE信号输出模块(105)用于对各lane并行的数据进行串化处理。10.如权利要求9所述的信号转换装置，其特征在于，所述存储模块(103)包括并列的第一存储单元(103A)与第二存储单元(103B);所述第一存储单元(103A)与第二存储单元(103B)均用于存储缓存后的lane数据。
【专利摘要】本发明公开了一种信号转换方法及装置，通过对传统图像信号源输出的低分辨率和刷频的LVDS信号进行图像数据分割处理、场频倍增处理，生成适于V?BY?ONE显示模组点屏测试的信号；从而达到利用现有的图像信号源点亮4k、8k、10k分辨率的、各种不同显示Lane数和显示分屏方式的V?BY?ONE显示模组的目的；本发明提供的装置，可通过上层接口模块，接收外部配置，可适应不同分辨率的V?BY?ONE模组，并可适于各种传统图像信号源输入的LVDS图像信号，具有操作简便快捷的优点；另一方面，本发明可通过FPGA芯片来实现，技术方案灵活，而且实现成本较低，具有工作性能稳定的特点。
【IPC分类】H04N7/01, G09G3/00, G09G3/20
【公开号】CN105721818
【申请号】CN201610155894
【发明人】朱亚凡, 许恩, 沈亚非
【申请人】武汉精测电子技术股份有限公司
【公开日】2016年6月29日
【申请日】2016年3月18日