一种基于闪存阵列的高清视频数据记录仪的制作方法
【技术领域】
[0001]本实用新型属于大容量存储技术领域，尤其涉及一种基于闪存阵列的高清视频数据记录仪。
【背景技术】
[0002]闪存(Flash Memory)存储器是一种长寿命的非易失性存储介质。所谓非易失性，即在断电的情况下仍能够保持所存储的数据信息的特性，这种特性被广泛应用在个人电脑、数字终端以及相关数据存储领域。一般而言，Flash存储器的数据读写与删除等操作不是以单个的字节为单位，而是以区块为单位进行统一操作，这也决定了 FLASH存储器不可能像其他SRAM类存储介质，或者硬盘类存储般快速随机访问。
[0003]目前在高清视频领域，大容量视频服务器与存储设备要求分辨率高、实时性强，处理时间短且性能稳定可靠等传输条件。自从2013年5月起，国际电信联盟推出4K与81(超高清晰电视作为全新规格草案，我们已经迈进了超高清数字视频时代。但是，传统流媒体视频传输与播放设备一般仍然采用磁盘或磁盘阵列作为存储媒介，但磁盘存储技术体积与重量大，外界温度与振动性环境要求高等缺点，对于数据移动设备日益发展的高集成度、小型化、使用轻便快捷等需要的今天来说，慢慢无法满足其发展需要，而此时，基于FLASH固态闪存芯片作为存储媒质的需求就应运而生，在此背景下，提出一种全新的大容量高速固态闪存阵列存储方案，以满足高清乃至超高清视频传输与存储技术日益更新的发展需求，已是大势所趋。Flash闪存存储技术，因为其容量大、写入与擦除较快，而且总线化程度高，具有较高的集成度而受到广泛关注与应用，但是其在写和擦除操作中会产生随机的坏块，导致数据读写的错误，影响了其在相关领域的进一步发展。
【发明内容】
[0004]本实用新型旨在解决上述问题，提供一种安全、可靠、快速、大容量且集成度高的针对高清视频数据的记录存储方案。
[0005]一种基于闪存阵列的高清视频数据记录仪，包括视频数据自适应采集模块、DMA数据缓存模块、主控模块、闪存操作模块以及闪存阵列、数据卸载模块，其特征在于:
[0006]还包括坏块管理模块；
[0007]所述数据自适应采集模块与DMA数据缓存模块相连接；
[0008]所述DMA数据缓存模块、坏块管理模块、数据卸载模块和闪存操作模块均与主控模块相连接；
[0009]所述闪存操作模块与闪存阵列相连接。
[0010]本实用新型所述坏块管理模块包括坏块信息输入接口、写闪存组列表接口、擦除闪存组列表接口和核心运算单元；所述坏块信息输入接口、写闪存组列表接口和擦除闪存组列表接口均与核心运算单元相连接；用于实时接收来自闪存阵列中的实时坏块信息，使用磨损平衡算法对闪存阵列的坏块进行实时管理。
[0011]本实用新型所述核心运算单元采用ARM处理器。
[0012]本实用新型所述数据自适应采集模块由依次电连接的AD采样单元、逻辑控制单元、和自适应判断单元组成，用于采集外部高清视频源传输的视频数据，并根据外部源数据格式的不同进行自动配置与采集格式切换处理。
[0013]本实用新型所述DMA数据缓存模块由依次电连接的数据封装单元、DMA控制单元，存储器接口逻辑单元和存储器单元组成；所述存储器为IGbits容量的DDR I I芯片，用于将前端采集到的高清视频数据按每帧数据量的不同进行容量划分与封装，同时做乒乓缓存处理，以供给后级主控模块做进一步处理。
[0014]本实用新型所述闪存阵列包括若干块Flash存储器。
[0015]本实用新型所述Flash存储器采用Nand Flash存储芯片。
[0016]本实用新型所述数据卸载模块由依次电连接的输出数据并行接口和USB接口控制器组成；用于与PC上位机做高速数据通信，接收上位机指令，将闪存中的视频数据按顺序传送至上位机或终端设备，所述USB接口为USB3.0接口其串行总线速率最大可达5Gbps，满足当前需求。
[0017]本实用新型所述主控模块包括数据流输入接口、闪存操作接口、坏块管理接口、数据卸载接口和主状态机；数据流输入接口、闪存操作接口、坏块管理接口、数据卸载接口均与主状态机电连接。用于管理和控制来自缓存区的视频数据流，其内部组织为一个大状态机，根据当前状态的不同，在进一步控制视频流数据帧的流向的同时，从闪存操作模块与坏块管理模块中接收信息，为视频数据流的方向做精确地管理和调度控制。
[0018]本实用新型所述闪存操作模块包括闪存读接口、闪存写接口、坏块信息通讯接口和读写调度模块；闪存读接口和闪存写接口均与读写调度模块电连接。用于对闪存阵列做读、写、擦除等底层操作，同时使用专用的信息通道将闪存阵列的使用情况和坏块等信息实时向主控模块上报。
[0019]本实用新型所述的一种基于闪存阵列的高清视频数据记录仪，通过分布式的管理架构，使得各模块独立工作，模块之间耦合小，最大限度的发挥硬件的性能，提高硬件的执行效率，其中主控模块仅控制数据流的走向，不参与复杂的运算工作，运算处理从逻辑上来讲属于并行流水线操作，极大地提高了运算速度并降低错误与故障机率；坏块管理模块进行坏块管理运算，不占用额外的运算资源与总线开销，提高了整体的运行速率。
【附图说明】
[0020]图1为本实用新型的总体系统架构框图；
[0021]图2为闪存阵列操作管控流程图；
[0022]图3为闪存芯片组信号连接框图；
[0023]图4为DMA数据缓存模块框图；
[0024]图5为主控模块功能框图；
[0025]图6为坏块管理模块框图；
[0026]图7为闪存操作模块框图；
[0027]图8为数据卸载模块框图。
【具体实施方式】
[0028]一种基于闪存阵列的高清视频数据记录仪，如图1所示，包括视频数据自适应采集模块、DMA数据缓存模块、主控模块、闪存操作模块以及闪存阵列、数据卸载模块，其特征在于:还包括坏块管理模块；所述数据自适应采集模块与DMA数据缓存模块相连接；所述DMA数据缓存模块、坏块管理模块、数据卸载模块和闪存操作模块均与主控模块相连接；所述闪存操作模块与闪存阵列相连接。
[0029]如图6所示，所述坏块管理模块包括坏块信息输入接口、写闪存组列表接口、擦除闪存组列表接口和核心运算单元；所述坏块信息输入接口、写闪存组列表接口和擦除闪存组列表接口均与核心运算单元相连接；用于实时接收来自闪存阵列中的实时坏块信息，使用磨损平衡算法对闪存阵列的坏块进行实时管理。在擦除操作之后，坏块信息输入接口接收来自闪存阵列的实时坏块信息，进入核心运算单元，经过磨损平衡算法之后，实时更新擦除与写闪存组列表，由相应的接口单元负责与主控建立连接，继而控制闪存操作模块对数据进行相应的操作。所述核心运算单元采用ARM处理器。
[0030]所述磨损平衡算法所需硬件连接方式和操作步骤如下:
[0031]1、将闪存芯片的数据总线按需求根据总线宽度分组相连接，如图3所示；
[0032]2、ALE、CLE、WE、RE按读写操作的不同分为两组连在一起，将CS片选信号按照数据总线的不同进行分组连接；
[0033]3、坏块管理模块根据当前坏块信息和特殊的磨损平衡管理算法维护两个优先级列表，分别为写闪存组优先级列表和擦除闪存组优先级列表，这两个列表罗列出最优化的读写顺序优先级的闪存组号以供闪存操作模块对闪存进行操作使用；
[0034]所述接口流水线操作包括写数据，读数据，擦除数据几个步骤:
[0035]写数据操作流程如下所述:
[0036]1、读取坏块管理模块中的写闪存优先级列表中的第一个组号，对第一组闪存进行写操作时，在等待硬件编程的时间片内继续读取坏块管理模块中的闪存组优先级列表，确定下一个将被写入的闪存组；
[0037]2、向下一个闪存组写数据，然后在其等待硬件编程的时间片内，查看读写继续读取写优先级列表，确定下一个将被写入的闪存组，依此类推；
[0038]3、如果第一组闪存编程时间片结束，将第一组闪存号回传给坏块管理模块单元，使其能正常进入写优先级管理列表链；
[0039]读数据操作流程如下所述:
[0040]1、依次读取坏块管理模块中的写闪存优先级列表中的组号，按组号进行读数据操作，在等待读取的时间片内，读取闪存优先级列表中的下一个组号，进行下一个读操作。
[0041]2、依此类推，直到列表中的所有闪存组都已经读完为止。
[0042]擦除数据是与读数据操作结束之后自动完成的，其操作流程如下所述:
[0043]1、当读某一闪存组数据操作完成后，该闪存组号被送入坏块管理单元，进入擦除闪存组优先级列表，坏