专利名称：：减轻冲击应力的记忆体模组的制作方法
技术领域：
：本发明涉及一种记忆体模组，特别是涉及一种利用应力吸收被覆层在多层印刷电路板侧边能减轻冲击应力，而可防止记忆体模组在摔落时产生电性断路导致产品失效，以及利用应力吸收被覆层特性能避免湿气由多层印刷电路板侧边侵入，而可提升产品耐湿性与可靠度的减轻沖击应力的记忆体模组(MEMORYMODULECAPABLEOFLESSENINGSHOCKSTRESS)。
背景技术：
：在电脑主机、笔记型电脑等电子产品中，记忆体模组(或称为内存，以下均称为记忆体模组)是一关键零组件，可以重复插拔至主机板的记忆体插槽，以供电脑系统的运算使用。目前高频记忆体模组可包含单直列记忆体模组(SI画，SingleIn-LineMemoryModule)、双直列记忆体模组(DI羅，DualIn-LineMemoryModule)以及小型双直列记忆体模组(SO-DI画，SmallOutlineDualIn-LineMemoryModule)。在携带、搬运与更换的过程，记忆体模组会有不慎掉落至地面的可能，然而目前的记忆体模组不甚耐摔，经常会有故障损坏的情形。请参阅图1所示，是一种现有习知的记忆体模组的俯视示意图。该现有习知的记忆体模组100，包含一多层印刷电路板110以及复数个记忆体封装件120。该多层印刷电路板110具有两长侧边111与两短侧边112，该些记忆体封装件120是设置于该多层印刷电路板110。该多层印刷电路板110的一长侧边111设有复数个金手指113，且该两短侧边112各形成设有至少一扣槽114,以能电性接触并结合固定至记忆体插槽。为确认习知的记忆体才莫组100的耐摔抗震性，会进行一掉落试验(droptest),或称冲击试验。请参阅图2所示，是绘示现有习知的记忆体模组从高处依多种不同角度落下进行掉落试验的示意图。现有习知的记忆体模组100设定于一预定高度H,如50公分或100公分，并以不同角度呈自由落体落下并撞击到水泥地面10。之后检测经冲击试验之后的记忆体模组100是否功能仍是为正常。然而目前记忆体模组IOO已知其耐摔性不良，不容易通过冲击试验，经研究发现，其主要因素是在该印刷电路板110与该些记忆体封装件120的接合界面发生断裂，而导致电性断路。请参阅图3所示，是绘示在掉落试验之后现有习知的记忆体模组的焊球断裂处的局部截面示意图。通常该些记忆体封装件120可为球栅阵列式(BGA)封装而包含有复数个焊球121，其是接合至其基板的球垫122且不被一防焊层123覆盖。此外，该多层印刷电路板110可设有复数个接球垫115且外露于其表面防焊层116，以供该些焊球121接合。当自由落体落下时撞击到该印刷电路板的应力会传导至该些记忆体封装件120，造成焊球121在球垫122的焊接界面产生断裂缝124，使得整个记忆体模组100产品无法运作。由此可见，上述现有的记忆体模组在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的减轻冲击应力的记忆体模组，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的记忆体模组存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的减轻冲击应力的记忆体模组，能够改进一般现有的记忆体模组，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容本发明的主要目的在于，克服现有的记忆体模组存在的缺陷，而提供一种新型结构的减轻沖击应力的记忆体模组，所要解决的技术问题是使其利用应力吸收被覆层在多层印刷电路板的侧边能够减轻冲击应力，而可有效的防止发生记忆体模组在摔落时电性断路而导致产品失效的问题，故具有不容易受到外力碰撞而无法使用的功效，非常适于实用。本发明的另一目的在于，提供一种新型结构的减轻冲击应力的记忆体模组，所要解决的技术问题是使其利用应力吸收被覆层的结构特性，能够避免湿气由多层印刷电路板的侧边侵入，而可以提升产品的耐湿性与可靠度，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆体模组，其包含一多层印刷电路板，其具有一概呈矩形的第一表面、一第二表面、一第一长侧边、一第二长侧边以及两短侧边，其中，该第一长侧边的两侧设有复数个金手指，且该两短侧边各形成设有至少一扣槽；复数个记忆体封装件，其至少设置于该多层印刷电路板的该第一表面；以及一应力吸收被覆层，其形成于该多层印刷电路板的该两短侧边并延伸至该第一表面与该第二表面。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的减轻冲击应力的记忆体模组，其中所述的该些记忆体封装件是可为球栅阵列式(BGA)封装而包含有复数个焊球。前述的减轻沖击应力的记忆体模组，其中所述的多层印刷电路板可设有复数个接球垫，以供接合该些焊球。前述的减轻沖击应力的记忆体模组，其中所述的该些接球垫是可为非焊罩界定垫(Non-SolderMaskDefinedpad,NSMD)。前述的减轻冲击应力的记忆体模组，其中所述的应力吸收被覆层是可具有防湿性。前述的减轻沖击应力的记忆体模组，其中所述的应力吸收被覆层更可形成于该第二长侧边。前述的减轻冲击应力的记忆体模组，其中所述的应力吸收被覆层是可为断续状。前述的减轻冲击应力的记忆体模组，其中所述的应力吸收被覆层是可不形成于该些扣槽。前述的减轻沖击应力的记忆体模组，其中所述的应力吸收被覆层是可不形成于该第一长侧边。前述的减轻冲击应力的记忆体模组，其中部分的该些记忆体封装件是设置于该多层印刷电路板的该第二表面。本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，依据本发明一种记忆体模组，主要包含一多层印刷电路板、复数个记忆体封装件以及一应力吸收被覆层。该多层印刷电路板具有一概呈矩形的第一表面、一第二表面、一第一长侧边、一第二长侧边以及两短侧边，其中该第一长侧边的两侧设有复数个金手指，且该两短侧边各形成设有至少一扣槽。该些记忆体封装件至少设置于该多层印刷电路板的该第一表面。并且，该应力吸收被覆层是形成于该多层印刷电路板的该两短侧边并延伸至该第一表面与该第二表面。借由上述技术方案，本发明减轻沖击应力的记忆体模组至少具有下列优点及有益效果1、本发明利用应力吸收被覆层在多层印刷电路板的侧边能够减轻冲击应力，而可有效的防止记忆体模组在摔落时产生电性断路导致产品失效的问题，故具有不容易受到外力碰撞而无法使用的功效，非常适于实用。2、本发明利用应力吸收被覆层的结构特性，能够有效的避免湿气由多层印刷电路板的侧边侵入，而可以提升产品的耐湿性与可靠度，从而更加适于实用。综上所述，本发明是有关一种减轻冲击应力的记忆体模组，主要包含一多层印刷电路板、复数个记忆体封装件以及一应力吸收被覆层。该些记忆体封装件是设置于该多层印刷电路板的至少一表面。该应力吸收被覆层是至少形成于该多层印刷电路板的两短侧边并延伸至其上下表面，藉此可减轻沖击应力。较佳地，该应力吸收被覆层更形成于该多层印刷电路板的远离金手指的一长侧边。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的记忆体模组具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。图1是一种现有习知的记忆体模组的俯视示意图。图2是绘示现有习知的记忆体模组从高处依多种不同角度落下进行掉落试验的示意图。图3是绘示在掉落试验之后现有习知的记忆体模组的焊球断裂处的局部截面示意图。图4是依据本发明记忆体模组第一具体实施例的俯视示意图。图5是依据本发明记忆体模组第一具体实施例的侧视示意图。图6是依据本发明记忆体模组第一具体实施例的局部截面示意图。图7是依据本发明记忆体模组第二具体实施例另一种记忆体模组的俯视示意图。10地面H:高度T:厚度100记忆体模组110多层印刷电路板111长侧边112短侧边113金手指114扣槽115接球垫116防焊层120记忆体封装件121焊球122球垫123防焊层124断裂缝200记忆体模组210多层印刷电路板211第一表面212第二表面213第一长侧边214第二长侧边215短侧边216金手指217扣槽218接球垫219防焊层220记忆体封装件<table>tableseeoriginaldocumentpage7</column></row><table>具体实施方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的减轻沖击应力的记忆体模组其具体实施方式、结构、特征及其功效，详细说明如后。依据本发明的第一具体实施例，揭示了一种减轻冲击应力的记忆体模组。请参阅图4、图5、图6所示，图4是依据本发明记忆体模组第一具体实施例的俯视示意图，图5是该记忆体模组的侧视示意图，图6是该记忆体模组的局部截面示意图。本发明第一具体实施例的记忆体模组200,主要包含一多层印刷电路板210、复数个记忆体封装件220以及一应力吸收被覆层230。另外可包含有适当数量的电容电阻等被动元件(图中未绘出)，可设置于该多层印刷电路板210。请参阅图4及图5所示，上述的多层印刷电路板210,具有一概呈矩形的第一表面211、一第二表面212、一第一长侧边213、一第二长侧边214及两短侧边215;其中该第一长侧边213，其两侧设有复数个金手指216,即在该第一表面211与该第二表面212的同一边缘，以供插接至电脑或笔记型电脑主机板的记忆体插槽(图中未绘出)；该两短侧边215，各形成设有至少一扣槽217。其中，该些扣槽217可供记忆体插槽的两侧扣件加以扣接，以使该记忆体模组200固定在一主机板的对应记忆体插槽而为不可脱出结构。在本实施例中，该记忆体模组200可为适用于笔记型电脑的小型双直歹'Ji己忆体才莫纟且(SO—DIMM,SmallOutlineDualIn-LineMemoryModule)。上述的该些记忆体封装件220，至少设置于该多层印刷电路板210的其中一表面，例如只有该第一表面211、只有该第二表面212，或者是第一表面211与第二表面212皆设置有记忆体封装件220。如图5及图6所示，除了第一表面211,部分的该些记忆体封装件220亦可设置于该多层印刷电路板210的第二表面212。如图6所示，在本实施例中，该些记忆体封装件220可为球栅阵列式(BGA，BallGridArray)而包含有复数个焊球221。该些记忆体封装件220的封装架构是可为微间距球栅阵列封装(finepitchBGA)，或可称之为窗口型球栅阵列封装(windowBGA),其内封设有一记忆体晶片222，通常其是为动态随机存取的记忆体晶片，以组成DDR2(双倍资料传输率2)、DDR3(双倍资料传输率3)、Rambus等记忆体封装产品。每一记忆体封装件220可另包含一供电性讯号转接的基板223、复数个供内部电性互连的焊线224与一电绝缘性的封胶体225。该晶片222，是以一粘晶层226贴设于基板223上，但是该晶片222的焊垫227是不可^f皮该基板223遮盖，利用该些焊线224通过该基板223的一槽孔，以将该晶片222的焊垫227电性连接至该基板223，并以该封胶体225密封该晶片222与该些焊线224。该些焊球221,则接合在该基板223的另一表面的球垫228。其中该些球垫228是外露于该基板223同一表面的防焊层229。通常该些球垫228可为焊罩界定垫(SolderMaskDefinedpad,SMD)或是非焊罩界定垫(Non-SolderMaskDefinedpad,NSMD)。所谓"焊罩界定垫"是指该些球垫228的周边是被该防焊层229覆盖，以圓形垫为例，即指该防焊层229的开口直径小于该些球垫228的直径；相对地，所谓"非焊罩界定垫"是指该些球垫228的周边是不被该防焊层229覆盖，指该防焊层229的开口直径应大于该些^^垫228的直径。请再参阅图6所示，上述的多层印刷电路板210可以设有复数个接球垫218，以供接合该些焊球221。较佳地，该些接球垫218是为非焊罩界定垫(NSMD)，即该些接球垫218的外侧壁是不被该多层印刷电路板210的防焊层219覆盖与界定，藉此可以增加与对应的该些焊球221的接合力，能够减少该些接球垫218与该些焊球221的焊接界面发生断裂的可能。但非限定地，该些接球垫218亦可为焊罩界定垫(SMD)。上述的应力吸收被覆层230，是设置于该多层印刷电路板210的该两短侧边215并且延伸至该第一表面211与该第二表面212,其中该应力吸收被覆层230的材质可为橡胶、硅胶、聚亚酰胺胶等相对于该印刷电路板210为更软的材质。该应力吸收被覆层230的厚度T可以约介于0.5至1.5毫米(mm)之间。如图6所示，该应力吸收被覆层230在该上表面211、该下表面212与该短侧边215的厚度T可为概约相等。关于该应力吸收被覆层230的形成方法，则可选用浸染(dipping)或是印刷。较佳地，该应力吸收被覆层可更具有防湿性，避免湿气由该多层印刷电路板210的侧边侵入，而可以提升产品的耐湿性与可靠度。在本实施例中，该应力吸收被覆层230可以为连续状，并更形成于该多层印刷电路板210的该第二长侧边214。但是该应力吸收被覆层230是应不形成于具有金手指213的该第一长侧边213，以避免影响该记忆体模组200的插接。此外，该应力吸收被覆层230是应不形成于该些扣槽217内，以避免影响该记忆体模组200在插接后的扣合。当该记忆体模组200在不慎摔落或做掉落试验时，是以该应力吸收被覆层230会先碰撞地面，先将沖击应力作初步的吸收与分散，可以避免应力直接传递至该些记忆体封装件220。因此，该些焊球221与该些球垫228的接合界面不容易产生断裂，而明显具有耐冲击的优良功效。请参阅图7所示，是依据本发明记忆体模组第二具体实施例另一种记忆体模组的俯视示意图。在本发明第二具体实施例中，揭示了另一种减轻沖击应力的记忆体模组，可适用于桌上型电脑的记忆体模组，如DDR400(双倍资料传输率400MHz)、DDR2-533(双倍资料传输率2且533MHz)、DDR2-667(双倍资料传输率2且667MHz)与DDR2-800(双倍资料传输率2且800MHz)等规格。如图7所示，本发明第二具体实施例的记忆体模组300，主要包含一多层印刷电路板310、复数个记忆体封装件320以及一应力吸收被覆层330。上述的多层印刷电路板310，具有一概呈矩形的第一表面311、一第二表面、一第一长侧边313、一第二长侧边314以及两短侧边315;其中，该第一长侧边313的两侧设有复数个金手指316。上述的该些记忆体封装件320，至少设置于该多层印刷电路板310的其中一表面，即该第一表面311或/及该第二表面。上述的应力吸收被覆层330,至少形成于该多层印刷电路板310的该两短侧边315，并延伸至该第一表面311与该第二表面(图中未绘出)。在本实施例中，该应力吸收被覆层330可以为断续状，而能够避免该应力吸收被覆层330的剥落。因此，利用该应力吸收^皮覆层330的形成位置，能够减轻沖击应力，可以有效的防止该多层印刷电路板310与该些记忆体封装件320的接合界面产生断裂，而明显具有耐冲击的优良功效。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。权利要求1、一种记忆体模组，其特征在于其包含一多层印刷电路板，其具有一概呈矩形的第一表面、一第二表面、一第一长侧边、一第二长侧边以及两短侧边，其中，该第一长侧边的两侧设有复数个金手指，且该两短侧边各形成设有至少一扣槽；复数个记忆体封装件，其至少设置于该多层印刷电路板的该第一表面；以及一应力吸收被覆层，其形成于该多层印刷电路板的该两短侧边并延伸至该第一表面与该第二表面。2、根据权利要求1所述的减轻沖击应力的记忆体模组，其特征在于其中所述的该些记忆体封装件是为球栅阵列式(BGA)封装而包含有复数个焊球。3、根据权利要求2所述的减轻冲击应力的记忆体模组，其特征在于其中所述的多层印刷电路板设有复数个接球垫，以供接合该些焊球。4、根据权利要求3所述的减轻冲击应力的记忆体模组，其特征在于其中所述的该些接球垫是为非焊罩界定垫。5、根据权利要求1所述的减轻冲击应力的记忆体模组，其特征在于其中所述的应力吸收被覆层是具有防湿性。6、根据权利要求1所述的减轻冲击应力的记忆体模组，其特征在于其中所述的应力吸收^皮;菱层更形成于该第二长侧边。7、根据权利要求1所述的减轻冲击应力的记忆体模组，其特征在于其中所述的应力吸收被覆层是为断续状。8、根据权利要求1所述的减轻沖击应力的记忆体模组，其特征在于其中所述的应力吸收被覆层是不形成于该些扣槽。9、根据权利要求1所述的减轻冲击应力的记忆体模组，其特征在于其中所述的应力吸收被覆层是不形成于该第一长侧边。10、才艮据权利要求1所述的减轻冲击应力的记忆体模组，其特征在于其中部分的该些记忆体封装件是设置于该多层印刷电路板的该第二表面。全文摘要本发明是有关于一种减轻冲击应力的记忆体模组，主要包含一多层印刷电路板、复数个记忆体封装件以及一应力吸收被覆层。该些记忆体封装件是设置于该多层印刷电路板的至少一表面。该应力吸收被覆层是至少形成于该多层印刷电路板的两短侧边并延伸至其上下表面，藉以减轻冲击应力。较佳地，该应力吸收被覆层更形成于该多层印刷电路板的远离金手指的一长侧边。本发明利用应力吸收被覆层在多层印刷电路板的侧边能减轻冲击应力，而可有效防止记忆体模组在摔落时产生电性断路导致产品失效问题，具有不容易受到外力碰撞而无法使用的功效。另外本发明利用应力吸收被覆层的特性，能有效避免湿气由多层印刷电路板的侧边侵入，而可提升产品耐湿性与可靠度，更加适于实用。文档编号H05K1/00GK101309549SQ20071010207公开日2008年11月19日申请日期2007年5月14日优先权日2007年5月14日发明者范文正申请人:力成科技股份有限公司