专利名称：电子元件载板的制作方法
技术领域：
本发明涉及一种电子元件的封装工艺，且特别涉及一种电子元件载板的 制作方法。
背景技术：
现在的半导体科技发达，许多芯片(chip)内具有大量且高密度排列的
晶体管(transistor)元件。为了能使用这些芯片，目前有很多芯片载板(chip
carrier)已朝向高线路密度与缩小线路间距(fine pitch )的特性发展。
现今的芯片载板主要可分为二种 一种是硬式电路板，另一种是软式电
路板。硬式电路板为了增加其线路的密度以及缩小线路间距，目前已发展出
具有多层线路结构的多层电路板(multilayer circuit board )。这种多层电路板
的线路结构大多采用压合(laminated)方式或是层叠(build up )方式来制作，
因此具有高线路密度与缩小线路间距的特性。然而，上述压合方式与层叠方 式因为具有很高的制作困难度，所以对于多层电路板的成品率会有很大的影
响。其次，多层电路板与芯片二者的热膨胀系数差异很大，所以当芯片在运 作而产生大量的热能时，芯片与多层电路板之间会产生应力(stress)而容易 导致芯片的损害。
在软式电路板方面，目前已发展出巻带式自动接合(Tape Automatic Bonding, TAB)的技术以及覆晶薄膜封装(Chip on Film, COF )结构。覆晶
成之后具有体积小、重量轻以及可挠曲(flexible)的性质，所以很适合用来 封装小型芯片或其他小型电子元件。因此，目前很多喷墨芯片、显像驱动芯 片以及射频芯片采用覆晶薄膜封装结构。然而，已知的软式电路板因为只有 一层线路，所以有低线路密度的缺点，而无法取代多层电路板。
发明内容
本发明提供一种电子元件载板的制作方法，其可以制作出具有多层线路 的芯片载板，用以承载芯片。本发明提出一种电子元件载板的制作方法，其包括下列步骤首先在基 材上形成多个第一贯孔与至少一第二贯孔。接着，形成第二导电层于基材上， 其中第二导电层覆盖第二贯孔。之后，图案化第二导电层，以形成至少一开 孔，其中开孔与第二贯孔相通。之后，图案化基材的第一导电层。
在本发明的一实施例中，上述的形成第二导电层的步骤包括压合金属箔 片于基材的粘着层上。
在本发明的一实施例中，上述的第二贯孔的孔径大于开孔的孔径。
在本发明的一实施例中，上述这些第一贯孔为多个传动孔，而第二贯孔 为芯片组装孔。
在本发明的一实施例中，上述图案化第二导电层的步骤包括首先，形 成图案化感光层。接着，以图案化感光层为掩模，对第二导电层进行蚀刻。
在本发明的一实施例中，上述的电子元件载板的制作方法在对第二导电 层进行蚀刻之前的步骤还包括形成保护层于第一导电层上，其中第一导电层 位于保护层与第二导电层之间。
在本发明的一实施例中，上述的图案化第一导电层的步骤包括首先， 形成图案化感光层。接着，以图案化感光层为掩模，对第一导电层进行蚀刻。
在本发明的一实施例中，上述的电子元件载板的制作方法的步骤还包括 制作上述的基材，其中制作此基材的步骤包括首先，提供第一导电层，其 具有上表面以及相对上表面的下表面。接着，形成膜层于下表面上。之后， 形成粘着层于上表面上。
在本发明的一实施例中，上述形成粘着层的步骤包括涂布或压合胶材于 上表面上。
本发明能制作出具有至少二层导电层的电子元件载板，其可用来承载芯 片。因此，经由本发明的制作方法所制作的电子元件载板具有高线路密度以 及缩小线路间距的特性，进而符合小型化芯片封装的发展趋势。
为让本发明的上述特征和优点能更明显易懂，下文特举一些实施例，并 配合附图，作详细说明如下。
图1A 图1E是本发明一实施例的电子元件载板的制作方法的步骤示意图。附图标记说明
30:电子元件
110:第一导电层
110a:下表面
120:膜层
210:第二导电层
212:开孔
230、 240:感光层
230，、 240，图案化感光层
HI:第一贯孔
100:基材
110，图案化第一导电层 110b:上表面 130:粘着层
210，图案化第二导电层 220:保护层 232:开口
300、 300，电子元件载板 H2:第二贯孔
具体实施例方式
图1A 1E是本发明一实施例的电子元件载板的制作方法的步骤示意图。 在此需事先说明的是，图1A 1E所示的电子元件载板的制作方法仅是用来 举例说明，以使本发明所属领域技术人员能具体实施而为之，因此本发明的 范畴并不仅限于图1A 1E所披露的电子元件载板的制作方法，且还包括其 他未有图式披露的实施例。为此，本发明的范畴仍应以权利要求为准。
请参阅图1A,图1A中的步骤A C是制作基材100。详细而言，首先， 执行步骤A，提供第一导电层110。第一导电层110可以是金属箔片，例如 铜箔(copper foil )、铝箔或是其他适当的金属所制成的箔片。当第一导电层 110为铜箔时，第一导电层110可以为电解铜箔(electro-deposited copper foil) 或是压延铜箔(rolled annealed copper foil )。
接着，执行步骤B，形成膜层120于第一导电层110的下表面110a上。 膜层120的材料可以是塑胶，例如聚亚酰胺(polyimide, PI)、聚酯(polyester, PE)、聚乙烯对本二曱酸酯(polyethylene terephthalate， PET)或是其他适当 的高分子材料。膜层120可以是用压合(lamination)塑胶膜片的方式制作而 成。当然，膜层120的制作方法也可以如下。首先，先在第一导电层110上 涂布高分子材料溶液，例如聚亚酰胺的单体溶液。之后，将此高分子材料溶 液进行干燥与酰胺化，以形成膜层120。
膜层120的功用是用来承载第一导电层110,以避免因第一导电层110 的厚度太薄而容易发生撕裂的情形。然而，基材100可以采用厚度较厚的铜箔或其他金属箔片作为第一导电层110，其厚度例如是15微米以上。因此， 膜层120只是基材100的选择性材料，而在没有膜层120的情况下，也就是 在未执行步骤B的条件下，本实施例的电子元件载板的制作方法仍然可以具 体实施而为的。
接着，执行步骤C，形成粘着层130于第一导电层110的上表面110b 上。粘着层130的材料可以是压克力材料、环氧树脂(epoxy resin )或是其 他具有黏性的材料，而粘着层130的形成方法可以是涂布或压合一层胶材于 上表面110b上。
值得注意的是，图1A中的基材IOO在市面上已有贩售。因此，本实施 例可以不需要额外制作基材100以进行电子元件载板的制作。也就是说，即 使未执行图1A中的步骤A C,本实施例的电子元件载板的制作方法依然可 以具体实施而为的。
请参阅图1B,图1B中的步骤A B是在基材IOO上形成多个第一贯孔 Hl、至少一第二贯孔H2以及第二导电层210。首先，执行步骤A，在基材 IOO上形成这些第一贯孔HI以及第二贯孔H2。虽然图1B所示的第二贯孔 H2为一个，但是在本实施例中，第二贯孔H2的数量可以是二个或二个以上， 所以图1B所示的第二贯孔H2的数量并非用以限定本发明。
这些第一贯孔H1与第二贯孔H2可以是用钻孔、机械冲孔或是其他方 式形成。这些第一贯孔H1可以是多个传动孔，第二贯孔H2为芯片组装孔。 因此，基材100通过这些第 一贯孔Hl可不间断地且自动地进行后续的工艺。 第二贯孔H2则是应用在组装芯片或其他电子元件的工艺。
在形成这些第一贯孔H1与第二贯孔H2之后，接着，执行步骤B，形 成第二导电层210于粘着层130上。第二导电层210在形成之后会覆盖第二 贯孔H2。第二导电层210的形成方法可以是压合金属箔片于基材100的粘 着层130上。此金属箔片能通过粘着层130的黏性而粘着于基材100的第一 导电层110上，且金属箔片可以是铜箔或铝箔..等等。因此，第二导电层 210与第一导电层110的材料可以相同或不同。
此外，步骤B还包括移除膜层120，其中膜层120可以用人力或机械撕 除(ripping)的方式，或是其他方式移除。必须说明的是，执行移除膜层120 与形成第二导电层210二者步骤的先后顺序并不会影响本实施例的具体实施 性。也就是说，在本实施例中，可以先形成第二导电层210,之后再移除膜层120,反之亦可。当然，亦可以同时进行这二步骤。
请参阅图1C，图1C中的步骤A D是对第二导电层210进行图案化工 艺。其中，此图案化工艺可以包括光刻及蚀刻工艺，如图1C所示。必须事 先说明的是，虽然图1C是以光刻及蚀刻工艺作为举例说明，但是在本实施 例中，亦可以用其他方法将第二导电层210图案化，所以图1C所示的图案 化工艺仅为举例说明，并非限定本发明。
图1C所披露的图案化工艺包括以下步骤。首先，执行步骤A,形成保 护层220于第一导电层110的下表面110a上。因此，第一导电层110的位 置就在保护层220与第二导电层210之间。接着，执行步骤B,形成一层感 光层230于第二导电层210上。感光层230可以是液态光致抗蚀剂或是干膜 光致抗蚀剂。因此感光层230可以是用压合、涂布或印刷的方式形成。
接着，执行步骤C，对感光层230进行显影。如此，感光层230得以形 成图案化感光层230，，其具有开口 232。开口 232局部暴露出第二导电层210, 且开口 232位于第二贯孔H2的上方。
之后，执行步骤D,对第二导电层210进行蚀刻。由于开口 232局部暴 露出第二导电层210,因此当第二导电层210进行蚀刻时，第二导电层210 会形成图案化第二导电层210，，其具有开孔212,且开孔与第二贯孔 H2相通。在本实施例中，第二贯孔H2的孔径可大于开孔212的孔径。
保护层220的功用是在第二导电层210进行蚀刻时，用以防止第 一导电 层110同时被蚀刻。因此，保护层220的材料可以是压克力胶、塑胶、抗腐 蚀性的金属或是其他抗腐蚀性的材料。
另外，必须说明的是，在本实施例中，图1C所披露的图案化工艺虽然 是以光刻及蚀刻工艺作为举例说明，然而第二导电层210亦可以利用激光或 等离子体(plasma)蚀刻的方式进行图案化工艺。因此，对第二导电层210 的图案化工艺可以是在无保护层220的条件下进行，且感光层230可以由其 他无感光性质的绝缘材料，例如聚亚酰胺或聚酯所取代。
请参阅图1D,图1D中的步骤A D是对第一导电层IIO进行图案化工 艺，其亦包括光刻及蚀刻工艺。然而，必须事先说明的是，第一导电层110 所进行的图案化工艺亦可以采用其他方法，所以在此强调，图1D所披露的 图案化工艺仅为举例说明，并非限定本发明。此外，图1D的各个步骤中所 示的图式是根据图1C的步骤D中的图式翻转之后所绘制而成。图1D所披露的图案化工艺包括以下步骤。首先，执行步骤A,移除保
护层220。其中，保护层220可以经由撕除或溶解等方式移除。接着，执行 步骤B，形成感光层240于第一导电层IIO上。感光层240可以是液态光致 抗蚀剂或是干膜光致抗蚀剂，因此感光层240可以用压合、涂布或印刷的方 式形成。
接着，执行步骤C,对感光层240进行显影，以形成图案化感光层240，， 且图案化感光层240，局部暴露出第一导电层110。
在图案化感光层240，形成之后，执行步骤D，对第一导电层110进行蚀 刻。由于图案化感光层240，可做为蚀刻用的掩模，因此第一导电层110的上 表面110b被图案化感光层240，所局部暴露的部分会被移除。如此，第一导 电层IIO会形成图案化第一导电层110，。在本实施例中，图案化第一导电层 IIO，可作为传递电子信号的线路层(circuit layer),而图案化第二导电层210， 可作为接地层(ground layer )。
在图案化第一导电层IIO，形成之后，图案化感光层230'、 240，可以被保 留，以形成一种具有图案化感光层230'、 240，的电子元件载板300'。其中， 图案化感光层230，、 240，可以保护图案化第一导电层IIO，与图案化第二导电 层210，免于损伤。另外，为了因应产品不同的规格及需求，图案化感光层 230，、 240，亦可以被聚亚酰胺、聚酯或其他无感光性质的绝缘层所取代。
当然，图案化感光层230，、 240，亦可以被移除。请参阅图1E，图1E中 的步骤A是移除图案化感光层230'、 240，，以完成电子元件载板300,而步 骤B则是将电子元件30与电子元件载板300组装。电子元件30可以是芯片 或其他被动元件，例如电阻、电容或电感，而电子元件30可以用引线(wire bonding)或其他方式与电子元件载板300组装，如图1E的步骤B所示。
综上所述，本发明的电子元件载板的制作方法能制作出具有至少二层导 电层的电子元件载板，其可以用来承载芯片或被动元件等电子元件。此外， 这二层导电层可以分别作为传递电子信号的线路层与接地层。由此可知，本 发明所制作的电子元件载板具有高线路密度以及缩小线路间距的特性，进而 符合小型化芯片封装的发展趋势。
虽然本发明已以上述实施例披露如上，然其并非用以限定本发明，任何 所属技术领域中的技术人员在不脱离本发明的精神和范围内，当可作些许的 更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
权利要求
1.一种电子元件载板的制作方法，包括在基材上形成多个第一贯孔与至少一第二贯孔；形成第二导电层于该基材上，其中该第二导电层覆盖该第二贯孔；图案化该第二导电层，以形成至少一开孔，其中该开孔与该第二贯孔相通；以及图案化该基材的第一导电层。
2. 如权利要求1所述的电子元件载板的制作方法，其中形成该第二导电 层的步骤包括压合金属箔片于该基材的粘着层上。
3. 如权利要求1所述的电子元件载板的制作方法，其中该第二贯孔的孔 径大于该开孔的孔径。
4. 如权利要求1所述的电子元件载板的制作方法，其中该第一贯孔为多 个传动孔，而该第二贯孔为芯片组装孔。
5. 如权利要求1所述的电子元件载板的制作方法，其中图案化该第二导 电层的步骤包括形成图案化感光层；以及以该图案化感光层为掩模，对该第二导电层进行蚀刻。
6. 如权利要求5所述的电子元件载板的制作方法，其中在对该第二导电 层进行蚀刻之前还包括形成保护层于该第一导电层上，其中该第一导电层位 于该保护层与该第二导电层之间。
7. 如权利要求1所述的电子元件载板的制作方法，其中图案化该第一导 电层的步骤包括形成图案化感光层；以及以该图案化感光层为掩模，对该第一导电层进行蚀刻。
8. 如权利要求1所述的电子元件载板的制作方法，还包括制作该基材， 其中制作该基材的步骤包括提供该第一导电层，其具有上表面以及相对该上表面的下表面；形成膜层于该下表面上；以及形成粘着层于该上表面上。
9. 如权利要求8所述的电子元件载板的制作方法，其中形成该粘着层的 步骤包括涂布或压合胶材于该上表面上。
全文摘要
本发明公开了一种电子元件载板的制作方法，包括下列步骤首先，在基材上形成多个第一贯孔与至少一第二贯孔，而基材包括第一导电层。接着，形成第二导电层于基材上，且第二导电层覆盖第二贯孔。之后，图案化第二导电层，以形成至少一与第二贯孔相通的开孔。然后，图案化第一导电层。如此，此电子元件载板的制作方法可以制作出具有多层线路的电子元件载板。
文档编号H05K3/40GK101557682SQ20081009113
公开日2009年10月14日 申请日期2008年4月7日 优先权日2008年4月7日
发明者吴建男, 杨耿忠, 黄维乾 申请人:旭德科技股份有限公司