微器件传送头加热器组件及传送微器件的方法
【专利摘要】公开了一种传送微器件和微器件阵列的方法。将载有被连接到键合层的微器件的载体衬底加热至键合层的液相线温度之下的温度，并且将传送头加热至键合层的液相线温度之上的温度。在使微器件与传送头接触后，来自传送头的热量转移到键合层中以至少部分地熔化键合层。向传送头施加的电压产生从载体衬底拾起微器件的夹持力。
【专利说明】微器件传送头加热器组件及传送微器件的方法
[0001] 相关申请
[0002] 本申请要求来自2011年11月18日提交的第61/561，706号美国临时专利申请、 2012年02月03日提交的第61/594, 919号美国临时专利申请、2012年02月09日提交的 第61/597, 109号美国临时专利申请以及2012年02月10日提交的第61/597, 658号美国 临时专利申请的优先权的权益，这里通过引用将其全部公开内容并入于此。
【技术领域】
[0003] 本发明涉及微器件。更具体而言，本发明的实施例涉及用微器件传送头来向接收 衬底传送一个或多个微器件的方法。
【背景技术】
[0004] 集成和封装问题是诸如为射频（RF)微机电系统（MEMS)微动开关、发光二极管 (LED)显示系统、以及基于MEMS的振荡器或基于石英的振荡器的微器件的商业化的主要障 碍之一。
[0005] 用于传送器件的传统的技术包括通过晶片键合从传送晶片向接收晶片的传送。一 个这样的实现方式是"直接印刷"，包含从传送晶片向接收晶片的器件阵列的一个键合步 骤，跟着移除传送晶片。另一这样的实现方式是包含两个键合/去键合步骤的"传送印刷"。 在传送印刷中，传送晶片可以从施主晶片中拾起器件阵列，并且然后将器件阵列键合到接 收晶片，跟着移除传送晶片。
[0006] 已经开发了某些印刷过程变型，其中器件能够在传送过程期间选择性地键合和去 键合。在传统的和变型的直接印刷和传送印刷技术中，传送晶片在将器件键合到接收晶片 之后从器件中去键合。此外，在传送过程中涉及到具有器件阵列的整个传送晶片。
【发明内容】
[0007] 公开了一种微器件传送头和头阵列、以及一种向接收衬底传送一个或多个微器件 的方法。例如，接收衬底可以是（但不限于）显示衬底、发光衬底、具有诸如为晶体管或集 成电路（1C)的功能器件的衬底、或具有金属重分布线（redistribution line)的衬底。
[0008] 在实施例中，微器件传送头包括基底衬底、包括侧壁--至少一个侧壁是在台面 结构之上形成的电极--的台面结构、以及覆盖电极的介电层。例如，微器件传送头能够 并入有单极或双极电极结构。台面结构能够与基底衬底分离地或全局地形成。侧壁能够 呈锥形并且远离基底衬底向台面结构的顶表面突出，其中，电极形成在顶表面上。电极引 线可以从电极延伸以便与基底衬底中的布线接触并且将微器件传送头连接到静电夹持器 (gripper)组件的工作电子器件。电极引线能够从台面结构的顶表面上的电极并且沿着台 面结构的侧壁延伸。电极引线能够可选地在台面结构之下延伸并且连接到穿过台面结构去 往电极的过孔。
[0009] 电极和电极引线可以覆盖有沉积的介电层。用于介电层的适当的材料包括（但不 限于）氧化铝（ΑΙΑ)和氧化钽（Ta205)。因为介电层是沉积的，因此电极和电极引线可以 由能够耐高沉积温度的材料来形成，包括诸如为钼的高熔化温度金属以及难熔金属或诸如 为钛钨（TiW)的难熔金属合金。
[0010] 在实施例中，传送微器件的方法包括将传送头定位在被连接到载体衬底的微器件 之上。微器件与传送头接触并且向传送头中的电极施加电压以产生对微器件的夹持压强。 传送头拾起微器件并且然后将微器件释放到接收衬底上。在传送头接触微器件之前、同时 或之后，能够向电极施加电压。电压能够是恒流电压、或交流电压。在实施例中，向双级电 极结构施加交流电压。在实施例中，附加地执行操作以在拾起微器件之前或同时产生将微 器件连接到载体衬底的键合层中的相变。
[0011] 在实施例中，在拾起微器件之前、或同时加热键合层以产生键合层中的从固态至 液态的相变。取决于操作条件，能够拾起键合层的一大部分并且与微器件一起传送。当拾 起、传送、接触接收衬底、以及释放微器件和键合层的一部分到接收衬底上时，能够执行各 种操作以控制键合层的该部分的相。例如，当接触接收衬底时以及在到接收衬底上的释放 操作期间，用微器件拾起的键合层的该部分能够维持在液态。在另一实施例中，在被拾起之 后，能够允许键合层中的该部分冷却到固相。例如，在接触接收衬底之前或期间，键合层的 该部分能够是固相，并且在释放操作期间再次熔化到液态。根据本发明的实施例，能够执行 各种温度和材料相周期。
[0012] 在实施例中，传送微器件阵列的方法包括将传送头阵列定位在微器件阵列之上。 微器件阵列与传送头阵列接触，并且选择性地向传送头阵列的一部分施加电压。选择性地 施加电压可以包括向阵列中的所有传送头、或向对应于少于阵列中的所有传送头的部分施 加电压。然后使用传送头阵列的该部分来拾起微器件阵列的对应的部分，并且选择性地将 微器件阵列的该部分释放在至少一个接收衬底上。在实施例中，当接触时传送头阵列可以 在微器件阵列上摩擦，以便逐出可能存在于传送头或微器件中的一者的接触表面上的任意 颗粒。在实施例中，在拾起微器件阵列之前，在键合层的将微器件阵列连接到载体衬底的横 向上单独的位置的阵列中产生了相变。
[0013] 在实施例中，制作微器件传送头阵列的方法包括在基底衬底上形成台面结构阵 列，每个台面结构包括侧壁。在每个台面结构之上形成单独的电极，并且介电层被沉积在台 面结构阵列和每个电极之上。在实施例中，介电层使用原子层沉积（ALD)来沉积，并且可以 是无针孔的。介电层可以包括一个或多个介电层。在每个对应的台面结构上形成独立的电 极之前，保形钝化层可以可选地在基底衬底和台面结构阵列之上生长或沉积。在实施例中， 导电接地面形成在介电层上并且围绕每个台面结构。
[0014] 在实施例中，传送微器件的方法包括加热载有连接到键合层的微器件的载体衬底 至键合层的液相线温度之下的温度，并且加热传送头至键合层的液相线温度之上的温度。 微器件与传送头接触并且热量从传送头转移到键合层中以至少部分地熔化键合层。向传送 头施加电压以产生对微器件的夹持压强，并且用传送头来拾起微器件。微器件接着能够放 置成接触接收衬底并且被释放到接收衬底上。可以全局或局部地加热接收衬底以辅助传送 过程。
[0015] 在实施例中，传送微器件阵列的方法包括加热载有连接到键合层的多个位置的微 器件阵列的衬底至键合层的液相线温度之下的温度，以及加热传送头阵列至键合层的液相 线温度之上的温度。微器件阵列与传送头阵列接触并且热量从传送头阵列转移到键合层的 该多个位置中以至少部分地熔化键合层的该多个位置的部分。选择性地向传送头阵列的一 部分施加电压，并且用传送头阵列的该部分来拾起微器件阵列的对应的部分。微器件阵列 的该部分然后能够放置成与至少一个接收衬底接触并且选择性地被释放到该至少一个接 收衬底上。可以全局或局部地加热接收衬底以辅助传送过程。
[0016] 在实施例中，微器件和微器件阵列为微LED器件，每个微LED器件包括微p-n二极 管和金属化层，其中金属化层在微p-n二极管和形成在衬底上的键合层之间。当拾起微LED 器件和微LED器件阵列时可以包括拾起微p-n二极管、金属化层、以及键合层的一部分。保 形介电阻挡层可以横跨微P-n二极管的侧壁和微p-n二极管的底表面。保形介电阻挡层可 以在微P-n二极管的底表面下方裂开。
【专利附图】
【附图说明】
[0017] 图1是根据本发明的实施例的示出克服表面张力以拾起各种尺寸的微器件所需 的压强的图形图示。
[0018] 图2是根据本发明的实施例的表面张力与在拾起操作期间产生的增加的间隙距 离之间的关系的图形图示。
[0019] 图3是根据本发明的实施例的在各种拉动速率下粘性力压强与在拾起操作期间 产生的增加的间隙距离之间的关系的图形图示。
[0020] 图4是根据本发明的实施例的通过建模分析获取的图形图示，该图形图示示出了 随着将传送头从微器件撤回而由传送头施加于微器件上的夹持压强。
[0021] 图5是根据本发明的实施例的单极微器件传送头的截面侧视图图示。
[0022] 图6是根据本发明的实施例的单极微器件传送头的等距视图图示。
[0023] 图7是根据本发明的实施例的双极微器件传送头的截面侧视图图示。
[0024] 图8是根据本发明的实施例的双极微器件传送头的等距视图图示。
[0025] 图9-10是根据本发明的实施例的双极微器件传送头的顶视图图示。
[0026] 图11是根据本发明的实施例的包括导电过孔的双极微器件传送头的等距视图图 /_J、1 〇
[0027] 图12是根据本发明的实施例的双极微器件传送头阵列的等距视图图示。
[0028] 图13是根据本发明的实施例的包括导电接地面的双极微器件传送头阵列的等距 视图图7]^。
[0029] 图14是根据本发明的实施例的包括导电接地面的双极微器件传送头阵列的截面 侧视图图示。
[0030] 图15是根据本发明的实施例的图示拾起并且从载体衬底向接收衬底传送微器件 的方法的流程图。
[0031] 图16是根据本发明的实施例的在双极电极之上施加的交流电压的示意图示。
[0032] 图17是根据本发明的实施例的在双极电极之上施加的恒定电压的示意图示。
[0033] 图18是根据本发明的实施例的向单极电极施加的恒定电压的示意图示。
[0034] 图19是包括具有比微p-n二极管的顶表面更小的宽度的接触开口的各种微LED 结构的截面侧视图。
[0035] 图20是包括具有比微p-n二极管的顶表面更大的宽度的接触开口的各种微LED 结构的截面侧视图。
[0036] 图21是包括具有与微p-n二极管的顶表面相同的宽度的接触开口的各种微LED 结构的截面侧视图。
[0037] 图22是根据本发明的实施例的经毛细作用（wicked up)的键合层的截面侧视图图 /_J、1 〇
[0038] 图23A-23B包括根据本发明的实施例的载体晶片和微LED器件阵列的顶视图和截 面侧视图图示。
[0039] 图24是根据本发明的实施例的图示拾起并且从载体衬底向接收衬底传送微器件 的方法的流程图。
[0040] 图25是根据本发明的实施例的图示拾起并且从载体衬底向至少一个接收衬底传 送微器件阵列的方法的流程图。
[0041] 图26是根据本发明的实施例的与微LED器件阵列接触的微器件传送头阵列的截 面侧视图图示。
[0042] 图27是根据本发明的实施例的与微LED器件阵列接触的微器件传送头阵列的截 面侧视图图示。
[0043] 图28是根据本发明的实施例的拾起微LED器件阵列的微器件传送头阵列的截面 侧视图图示。
[0044] 图29是根据本发明的实施例的拾起微LED器件阵列的一部分的微器件传送头阵 列的截面侧视图图示。
[0045] 图30是根据本发明的实施例的其中微LED器件阵列定位在接收衬底之上的微器 件传送头阵列的截面侧视图图示。
[0046] 图31是根据本发明的实施例的选择性地释放到接收衬底上的微器件的截面侧视 图图示。
[0047] 图32是根据本发明的实施例的图示拾起并且从载体衬底向接收衬底传送微器件 的方法的流程图。
[0048] 图33A是根据本发明的实施例的横向上连续的键合层的至少部分熔化的位置的 截面侧视图图示。
[0049] 图33B是根据本发明的实施例的横向上连续的键合层的至少部分熔化的位置的 截面侧视图图示。
[0050] 图34A是根据本发明的实施例的键合层的至少部分熔化的横向上单独的位置的 截面侧视图图示。
[0051] 图34B是根据本发明的实施例的键合层的至少部分熔化的横向上单独的位置的 截面侧视图图示。
[0052] 图35A是根据本发明的实施例的支柱上的键合层的至少部分熔化的横向上单独 的位置的截面侧视图图示。
[0053] 图35B是根据本发明的实施例的（多个）支柱上的键合层的至少部分熔化的横向 上单独的位置的截面侧视图图示。
[0054] 图36是根据本发明的实施例的图示拾起微器件阵列并且从载体衬底向至少一个 接收衬底传送微器件阵列的方法的流程图。
[0055] 图37是根据本发明的实施例的与微LED器件阵列接触的微器件传送头阵列的截 面侧视图图示。
[0056] 图38是根据本发明的实施例的拾起微LED器件阵列的微器件传送头阵列的截面 侧视图图示。
[0057] 图39是根据本发明的实施例的其中微LED器件阵列定位在接收衬底之上的微器 件传送头阵列的侧视图图示。
[0058] 图40是根据本发明的实施例的选择性地释放到接收衬底上的微LED器件阵列的 侧视图图示。
【具体实施方式】
[0059] 本发明的实施例描述了微器件传送头和头阵列、以及向接收衬底传送微器件和微 器件阵列的方法。例如，接收衬底可以是（但不限于）显示衬底、发光衬底、具有诸如为晶 体管或集成电路（1C)的功能器件的衬底、或具有金属重分布线的衬底。在某些实施例中， 这里描述的微器件和微器件阵列可以是图19-21中图示的任意微LED器件结构、以及在相 关的第61/561，706号美国临时申请和第61/594, 919号美国临时申请中描述的那些。虽然 具体地关于微LED描述了本发明的某些实施例，将意识到本发明的实施例不如此受限并且 意识到特定实施例还可以应用到诸如为二极管、晶体管、1C、以及MEMS的其他微器件。
[0060] 在众多实施例中，参照附图来做出描述。然而，可以在没有这些具体细节中的一个 或多个的情况下、或结合其他已知方法和配置来实践特定实施例。在下面的描述中，给出大 量具体细节（诸如具体配置、尺寸和过程等），以便提供对本发明的透彻理解。在其他例子 中，没有特别详细地描述公知的半导体过程和制造技术，从而以免不必要地模糊本发明。通 篇本说明书中"一个实施例"、"实施例"等等的引用意味着结合实施例描述的特定特征、结 构、配置、或特性包括在本发明的至少一个实施例中。因而，在通篇本说明书中的众多处出 现的术语"在一个实施例中"、"实施例"等等不一定指本发明的相同的实施例。进而，在一 个或多个实施例中，可以以任意适当的方式来组合特定特征、结构、配置、或特性。
[0061] 如这里所使用的术语"在…之上"、"到"、"在…之间"以及"在…上"可以指一个 层相对于其他层的相对的位置。一个层在另一层"之上"或在另一层"上"的一个层或键合 "到"另一层的一个层可以是直接与该另一层接触或可以具有一个或多个居间层。在层"之 间"的一个层可以直接与层接触或可以具有一个或多个居间层。
[0062] 如这里所使用的术语"微"器件或"微" LED结构可以指根据本发明的实施例的特 定器件或结构的说明性的大小。如这里所使用的，术语"微"器件或结构意指1到100 μ m的 级别。然而，将意识到本发明的实施例不必然如此受限，并且将意识到实施例的特定方面可 以应用到更大的以及可能更小的大小级别。
[0063] 在一个方面中，本发明的实施例描述了用传送头阵列大量传送预制作的微器件阵 列的方式。例如，预制作的微器件可以具有具体的功能性，诸如（但不限于）用于发光的 LED、用于逻辑和存储的硅1C、用于射频（RF)通信的砷化镓（GaAs)电路。在某些实施例中， 将预备好拾起的微LED器件阵列描述为具有10 μ mxlO μ m间距、或5 μ mx5 μ m间距。以这些 密度，例如，6英寸衬底能够容纳近似1. 65亿个具有10 μ mxlO μ m间距的微LED器件、或者 容纳近似6. 60亿个具有5 μ mx5 μ m间距的微LED器件。包括与对应的微LED器件阵列的 间距的整数倍相匹配的传送头的阵列的传送工具能够用于拾起并且向接收衬底传送微LED 器件阵列。以这一方式，有可能将微LED器件集成和组装到异质集成系统中，包括范围从微 显示器到大面积显示器的任意大小的衬底，并且以高传送速率进行。例如，lcmxlcm的微器 件传送头阵列能够拾起并且传送多于100, 〇〇〇个微器件，其中更大的微器件传送头阵列能 够传送更多的微器件。传送头阵列中的每个传送头还可以独立地可控制，这实现了选择性 拾起微器件和微器件的释放。
[0064] 在一个方面中，不限于特定理论，本发明的实施例描述了根据静电夹持器的原理 操作的使用相反电荷的吸引来拾起微器件的微器件传送头和头阵列。根据本发明的实施 例，向微器件传送头施加吸附电压，以便生成对微器件的夹持力并且拾起微器件。夹持力与 充电板面积成比例，因此计算为压强。根据理想的静电理论，单极电极与导电衬底之间的非 导电介电层产生以帕斯卡（Pa)为单位的等式（1)中的夹持压强，其中，等式（1)为：
[0065]
【权利要求】
1. 一种传送微器件的方法，包括： 加热载有被连接到键合层的微器件的载体衬底至所述键合层的液相线温度之下的温 度； 加热传送头至所述键合层的所述液相线温度之上的温度； 使所述微器件与传送头接触，其中热量从所述传送头转移到所述键合层中以至少部分 地熔化所述键合层； 向所述传送头施加电压以产生对所述微器件的夹持压强；以及 使用所述传送头拾起所述微器件； 将所述微器件放置成与接收衬底接触；以及 将所述微器件释放到所述接收衬底上。
2. 根据权利要求1所述的方法，其中加热所述载体衬底包括加热所述载体衬底至比所 述键合层的所述液相线温度低rc至10°C的温度。
3. 根据权利要求1所述的方法，其中加热所述传送头包括加热所述传送头至比所述键 合层的所述液相线温度高1°C至150°C的温度。
4. 根据权利要求1所述的方法，其中加热所述传送头包括加热所述传送头至比所述键 合层的所述液相线温度高1°C至50°C的温度。
5. 根据权利要求1所述的方法，其中所述微器件传送头包括： 基底衬底； 包括侧壁的台面结构； 形成在所述台面结构之上形成的电极；以及 覆盖所述电极的介电层。
6. 根据权利要求1所述的方法，其中所述微器件为微LED器件，所述微LED器件包括： 微p-n二极管；以及 金属化层，其中所述金属化层在所述微p-n二极管与所述载体衬底上的键合层之间。
7. 根据权利要求6所述的方法，其中拾起所述微器件包括拾起所述微p-n二极管、所述 金属化层、以及所述键合层的一部分。
8. 根据权利要求7所述的方法，其中保形介电阻挡层横跨所述微p-n二极管的侧壁和 所述微p-n二极管的底表面。
9. 根据权利要求8所述的方法，进一步包括使所述保形介电阻挡层的在所述微p-n二 极管的所述底表面下方的部分裂开。
10. 根据权利要求1所述的方法，进一步包括全局地加热所述接收衬底。
11. 根据权利要求1所述的方法，进一步包括局部地加热所述接收衬底，其中微器件被 释放到所述接收衬底上。
12. -种传送微器件阵列的方法，包括： 加热载有被连接到键合层的多个位置的微器件阵列的衬底至所述键合层的液相线温 度； 加热传送头阵列至所述键合层的所述液相线温度之上的温度； 使所述微器件阵列与所述传送头阵列接触，其中热量从所述传送头阵列转移到所述键 合层的所述多个位置中以至少部分地熔化所述键合层的所述多个位置的部分； 选择性地向所述传送头阵列的一部分施加电压； 使用所述传送头阵列的所述一部分来拾起所述微器件阵列的对应的部分； 使接收衬底与所述微器件阵列的所述部分接触； 选择性地将所述微器件阵列的所述部分释放到至少一个接收衬底上。
13. 根据权利要求12所述的方法，其中所述传送头阵列包括： 基底衬底； 台面结构阵列，每个台面结构包括侧壁和在所述台面结构之上形成的电极；以及 覆盖所述台面结构阵列以及在每个台面结构之上形成的每个电极的介电层。
14. 根据权利要求12所述的方法，其中加热所述载体衬底包括加热所述载体衬底至比 所述键合层的所述液相线温度低1°C到10°C的温度。
15. 根据权利要求14所述的方法，包括全局地加热所述键合层的所述多个位置至比所 述键合层的所述液相线温度低1°C到10°C的所述温度。
16. 根据权利要求14所述的方法，包括局部地加热所述键合层的所述多个位置至比所 述键合层的所述液相线温度低1°C到10°C的所述温度。
17. 根据权利要求11所述的方法，其中加热所述传送头阵列包括加热所述传送头至比 所述键合层的所述液相线温度高1°C到150°C的温度。
18. 根据权利要求11所述的方法，其中加热所述传送头阵列包括加热所述传送头至比 所述键合层的所述液相线温度高1°C到50°C的温度。
19. 根据权利要求11所述的方法，其中所述微器件阵列中的每个微器件为微LED器件， 所述微LED器件包括： 微p-n二极管；以及 金属化层，其中所述金属化层在所述微p-n二极管与所述载体衬底上的键合层之间。
20. 根据权利要求19所述的方法，其中拾起所述微器件阵列包括拾起所述微器件阵列 中的每个微器件的所述微P-n二极管、所述金属化层、以及所述键合层的所述多个位置的 一部分。
21. 根据权利要求20所述的方法，其中保形介电阻挡层横跨每个所述微p-n二极管的 侧壁和底表面。
22. 根据权利要求21所述的方法，进一步包括使所述保形介电阻挡层的在每个微p-n 二极管的所述底表面下方的单独位置处的部分裂开。
23. 根据权利要求12所述的方法，进一步包括全局地加热所述接收衬底。
24. 根据权利要求12所述的方法，进一步包括局部地加热所述接收衬底，其中微器件 阵列被释放到所述接收衬底上。
【文档编号】H05K13/04GK104067381SQ201280067418
【公开日】2014年9月24日 申请日期:2012年11月8日 优先权日:2011年11月18日
【发明者】A·拜布尔, J·A·希金森, H-F·S·劳, 胡馨华 申请人:勒克斯维科技公司