具有叠层结构的高介电、低损耗复合材料的制备方法与流程

本发明涉及复合材料的制备技术领域，具体涉及一种具有叠层结构的高介电、低损耗复合材料的制备方法。

背景技术：

高介电复合材料广泛应用于有机场效应晶体管、传感器件、天线以及储能器件等。由于高分子材料具有介电损耗低、击穿场强高、柔韧性好和易加工成型等优点，目前主要通过在高分子基体中添加高介电陶瓷相或导电相来获得高介电复合材料。通过在高分子基体中添加高介电陶瓷相虽然可以提高介电常数，但是只有当陶瓷相含量很高时，介电常数才有较为明显的提高，这导致材料力学性能和加工性能大幅度下降，且损耗大幅升高。通过在绝缘高分子基体中加入导电相可以获得远高于基体的介电常数，但是导电相的存在会导致损耗显著增加。目前，获得介电常数高于10²，同时损耗低于10^-2的复合材料仍然比较困难。因此，研究者们一直致力于探索可以提高介电常数并保持低损耗的复合材料制备新方法。例如通过使用一维或二维填料以降低填料使用量和损耗，或者对填料进行表面修饰或改性制备具有核-壳结构填料，以降低填料直接接触导致的漏导损耗并提高填料分散性等。但这些方法的过程较为复杂，且介电常数提高和损耗降低不显著。

如CN103289259A公开了一种含有层状结构石墨的高介电复合材料及其制备方法，其中选取了厚度为0.8μm的层状结构石墨作为原材料，通过与强碱水热反应，制得了化学修饰的石墨/PVDF复合材料，其通过化学修饰后，在阈值附近(9.4vol％)复合材料介电常数为4240，介电损耗为2.7(1千赫兹)。

近年来，研究者提出通过制备具有叠层结构的复合材料可以提高介电常数且保持低损耗。目前的叠层高介电材料都是通过具有不同介电性能的正介电材料叠加获得，而正介电层的串联会导致整个叠层材料的电容量和介电常数降低。因此，这些叠层复合材料虽然可以获得10^-2数量级的低损耗，但是介电常数通常低于50。

技术实现要素：

针对上述现有技术存在的缺陷，本发明提出了一种具有叠层结构的高介电、低损耗复合材料的制备方法，其是将正介电材料和负介电材料进行叠层，制备得到的复合材料在保持10^-2数量级低损耗的同时可以获得显著提升的介电常数。

其技术解决方案包括：

一种复合材料的制备方法，其是以正介电材料与负介电材料为原料，并将二者通过热压叠层，即得复合材料。

作为本发明的一个优选方案，所述正介电材料与负介电材料的相对厚度比为1:0.5～20。

作为本发明的另一个优选方案，所述正介电材料的厚度、介电常数与所述负介电材料的厚度、介电常数相匹配，其所依据的理论模型通过下述计算得出：

串联电容器的总电容的倒数等于各个电容器电容倒数之和，如式(1)所示：

$\frac{1}{C_s}=\frac{1}{C_p}+\frac{1}{C_n}---\left(1\right);$

其中，C_s为串联的总电容，C_p为正介电层的电容，C_n为负介电层的电容；介电常数与电容之间的关系如式(2)所示：

$C=\frac{A\×{\mathrm{\ϵ}}_0^{\′}\×{\mathrm{\ϵ}}_r^{;}}{t}---\left(2\right);$

其中，t为测试样品的厚度，ε′_r为样品的介电常数，A为电容器电极板正对面积，ε′₀＝8.854×10^-12；

令正介电层的厚度和介电常数分别为t_p和ε′_p，负介电层的厚度和介电常数分别为t_n和ε′_n，叠层样品的厚度和介电常数分别为t_s和ε′_s，且t_s＝t_p+t_n，根据(2)式则有：

$C_p=\frac{A\×{\mathrm{\ϵ}}_0^{\′}\×{\mathrm{\ϵ}}_p^{\′}}{t_p}---\left(3\right);$

$C_n=\frac{A\×{\mathrm{\ϵ}}_0^{\′}\×{\mathrm{\ϵ}}_n^{\′}}{t_n}---\left(4\right);$

$C_s=\frac{A\×{\mathrm{\ϵ}}_0^{\′}\×{\mathrm{\ϵ}}_s^{\′}}{t_s}---\left(5\right);$

将式(3)、(4)、(5)带入式(1)中，得到介电常数与样品厚度的关系式：

$\frac{t_s}{{\mathrm{\ϵ}}_s^{\′}}=\frac{t_p}{{\mathrm{\ϵ}}_p^{\′}}+\frac{t_n}{{\mathrm{\ϵ}}_n^{\′}}---\left(6\right)$

令t_n＝Nt_p，则t_s＝(N+1)t_p，带入(6)式，得到：

${\mathrm{\ϵ}}_s^{\′}=\frac{(N+1)\×{\mathrm{\ϵ}}_p^{\′}\×{\mathrm{\ϵ}}_n^{\′}}{{\mathrm{N\ϵ}}_p^{\′}+{\mathrm{\ϵ}}_n^{\′}}---\left(7\right)$

根据式(7)即可得出正介电材料的厚度、介电常数与负介电材料的厚度、介电材料之间的匹配关系。

本发明所带来的有益技术效果：

与现有技术相比，本发明将正介电材料与负介电材料进行叠层，通过控制二者的厚度以及介电常数，制备得到高介电、低损耗复合材料，本发明是鉴于将正介电和负介电进行叠层，并且正介电材料和负介电材料的厚度可调控，正介电和负介电的数值亦可进行调控。关键点即为通过正介电材料和负介电材料进行叠层和正、负介电材料的厚度和数值的匹配，从而提高介电常数。

通过本发明实施例1,(通过将正介电和负介电层复合在一起构成叠层结构)成功制备出了具有高介电、低损耗的复合材料，当正介电材料/负介电材料厚度比为1:20时，介电常数高达405，相对于单层样品提高了21倍，同时损耗因子仅为0.03，将图中的实验结果与理论模型得到的介电谱进行对比，可以看出，实验与理论模型能够很好地吻合，这就证明了叠层方法来提高材料介电性能具有可行性。

本发明制备方法易于操作，适用性和实用性强。

附图说明

下面结合附图对本发明做进一步说明：

图1、图2为不同石墨含量的复合材料对介电常数影响图；

图3、图4为不同石墨含量的复合材料对损耗因子的影响图；

图5、图6为石墨含量为8.6vol％和29.6vol％单层样品叠加之后的复合材料介电谱和损耗谱图；

图7为正介电材料对叠层样品介电性能的影响图(频率为10k Hz时不同正介电材料样品的介电谱)；

图8为正介电材料对叠层样品介电性能的影响图(增大8.6vol％/29.6vol％叠层样品中正介电材料的介电常数，通过串联模型计算得到的介电谱)；

图9为负介电材料对叠层样品介电性能的影响图(频率为10k Hz时不同负介电层样品的介电谱)；

图10为负介电材料对叠层样品介电性能的影响图(减小8.6vol％/29.6vol％叠层样品中负介电材料的介电常数，通过串联模型计算得到的介电谱)；

图11为正介电层和负介电层进行叠层前后电容大小的理论模型示意图。

具体实施方式

本发明公开了一种叠层结构的高介电、低损耗复合材料的制备方法，为了使本发明的优点、技术方案更加清楚、明确，下面结合具体实施例对本发明做详细说明。

本发明所选用的实验原料均可通过商业渠道购买获得。

本发明主要技术思想是：以聚偏氟乙烯(PVDF)为基体，加入石墨作为填料，通过球磨混料和热压成型方法制备了具有正介电、负介电的一系列石墨/PVDF复合材料，随后将正介电和负介电进行叠层，制备得到具有高介电、低损耗的电介质材料。

上述主要技术思想即：首先制备得到正介电材料和负介电材料，然后结合计算将二者的厚度数据进行匹配，接着通过实验验证得到，本发明实验与理论模型如图11所示能够很好地吻合，这就证明了利用本发明“正介电材料+负介电材料”的叠层方法来提高材料介电性能具有可行性。

上述正介电材料和负介电材料的制备，本领域技术人员可借鉴现有技术方法可以实现。

下面结合具体实施例对本发明的主要改进点做进一步说明。

实施例1：

本发明，复合材料的制备方法，具体包括以下步骤：

(1)将PVDF粉末与石墨粉末按比例进行混合，加入无水乙醇球磨30min，70℃下充分干燥，研钵中研磨10min，PVDF粉末与石墨粉末混合原料中，石墨的体积分数分别为：0vol％-46vol％(具体成分点为0vol％、1.7vol％、3.4vol％、5.2vol％、6.9vol％、8.6vol％、13.1vol％、14.9vol％、20.3vol％、23.0vol％、25.8vol％、29.6vol％、31.4vol％、36.2vol％、46.0vol％)；

(2)单层样品热压成型：步骤(1)得到的粉末倒入模具中，施加5-10MPa压力以排出空气后释放压力，加热至温度为184℃，压力为10MPa下热压5min，维持压力条件下，待模具冷却至PVDF热变形温度以下，进行脱模后得到单层样品；

(3)叠层样品热压成型：步骤(1)得到的粉末，将具有正(或负)介电常数组分的粉末置于模具中，加压(1MPa左右)将其表面压平；然后将具有负(或正)介电常数组分的粉末倒入同一模具中，施加5-10MPa压力以排出两层粉末中的空气后释放压力，加热至温度为184℃，压力为10MPa下热压5min，维持压力条件下，待模具冷却至PVDF热变形温度以下，进行脱模后得到叠层样品；

通过步骤(3)，制备了具有不同成分和不同厚度比的叠层样品：纯PVDF/29.6vol％、8.64vol％/29.6vol％、13.1vol％/29.6vol％、8.64vol％/20.3vol％、8.64vol％/46vol％(均为石墨的体积分数)，正、负单层的相对厚度比为：1:0.5，1:1，1:1.5，1:2，1:2.5，1:3，1:5，1:10，1:15，1:20。

如图1、图2为不同石墨含量的单层石墨/PVDF复合材料的介电常数图，图3、图4为不同石墨含量的单层石墨/PVDF复合材料介电损耗图，由图1和图2可以看出，随着石墨含量的增加，材料的介电常数逐渐增大，由图3和图4可以看出，对应的介电损耗也呈增大趋势，当石墨含量增加到体积含量14.9vol％时，虽然介电常数显著增大，在高频段仍然大于100，这相对于纯PVDF的介电常数提高了至少10倍(常温下PVDF的介电常数小于10)，但此石墨含量的材料的介电损耗显著增大，频率为10⁵Hz时，损耗因子达到了49.6，当石墨含量超过逾渗阈值后，出现了负介电常数，对应的介电损耗也显著增大。

图5和图6分别为石墨含量为8.6vol％和29.6vol％单层样品叠加之后的复合材料介电谱和损耗谱图。可见，在频率为10k Hz时，正/负层厚度比为1:3的样品介电常数为77，损耗因子为0.03，相对于石墨含量为8.6vol％的单层样品的介电常数提高了4.5倍，但损耗几乎没有变化；当正/负层厚度比为1:20时，介电常数高达405，相对于单层样品提高了21倍，同时损耗因子仅为0.03。上述结果表明，通过将正介电和负介电层复合在一起构成叠层结构，成功制备出了具有高介电、低损耗的复合材料。将图中的实验结果与理论模型图11所示得到的介电谱进行对比，可以看出，实验与理论模型能够很好地吻合，这就证明了叠层方法来提高材料介电性能具有可行性。

如图7所示，图7为正介电层对叠层样品介电性能的影响，由图7中可以看出，当正介电层的介电常数增大时，叠层样品的介电性能明显提高，由图8中计算结果可以看出，当正介电层的介电常数增大后，叠层样品的介电性能能够很大程度地得到提高。

图9为负介电层对叠层样品介电性能的影响图，由图9可以看出，当负介电层的介电常数减小时，叠层样品的介电性能呈增大趋势(因负介电层材料的介电性能变化程度较小，叠层样品的介电性能变化较小)。由图10中计算结果可以看出，当负介电层的介电常数减小后，叠层样品的介电性能能够很大程度地得到提高。

因此，由上述结果可得出，通过进一步调整正、负介电层的介电性能以及正/负叠层的相对厚度，也可获得介电性能更加优异的高介电复合材料。

需要说明的是，在本说明书的教导下本领域技术人员所做出的任何等同方式，或明显变型方式均应在本发明的保护范围内。