专利名称:β伏打设备及方法
技术领域：
本发明的实施例总体上涉及β伏打(betavoltaic)领域,具体地说,涉及半导体β伏打设备及其制造方法和应用，更具体地说，涉及碳化硅(SiC) β伏打设备及其制造方法和应用。
2.背景技术：
β伏打电池由半导体二极管构成，该半导体二极管暴露于从发射β射线的放射性同位素薄膜所发出的电子。这些电子穿透半导体材料，并通过不同的离子化过程生成电子-空穴对，它们在内部形成的耗散层电场上被收集，导致具有净功率的电流输出。由于电子在只有几微米的小的吸收深度内被吸收，要求被暴露的半导体有足够大的表面积，同时保持高的收集效率，以实现高的输出电能量密度。
由于具有l-10mj/cc的非常高的能量密度(与传统的电化学和碳氢化合物燃料的l-20kj/cc能量密度相比)和1-100年的长的半衰期，放射性同位素燃料电池对于需要紧凑的、长寿命电源的应用，诸如遥感和植入装置，是理想的。此外，低能β发射物(63Ni, 147Pm, 3H等)没有或很少有安全问题，在过去，由钷(Promethium)-147供电的β伏打电池已被植入到人体内，用于给心脏起搏器供电。
为了得到紧凑的放射性同位素电池，器件的功率密度应当尽可能高。β伏打电池的功率输出密度可被表示如下:
_ 2] P输出=P腿 FFF η 腿 η β (I)
其中P—是燃料功率密度，FFF是燃料填充因子(放射性同位素燃料的体积百分数)，η 4是放射性同位素薄膜发射效率，ηβ是β伏打转换效率。P.和由放射性同位素材料决定。诸如137Cs和9°Sr那样的较高能量β发射放射性同位素由于它们的高能量，具有较高的燃料功率密度，但由于这些燃料发射非常高的电子和很大的X射线通量，封装体积显著增加，因为需要屏蔽，这减小了电池的总的功率密度。63Ni发射具有17.3keV的平均动能的粒子，其在大多数固体中的穿透深度小于10 μ m。其结果是，由63Ni薄膜供能的器件例如可以通过毫米或者甚至微尺度的屏蔽被安全地布置。
以前已经报告了通过形成图样以及对其有源器件层进行蚀刻来改进β伏打电池的FFF的不同技术；然而，在所有报告的案例中，由于在蚀刻过程中对半导体材料的损坏，漏电流显著增加。因此，实验报告显示出非常低的转换效率，在迄今为止制作的实际器件中，很少或者没有看到总的功率密度的改进。[0015]商业上可获得的半导体(包括但不限于SiC和Si)晶片的厚度的典型的范围是从约150 μπι到500 μ m，其中仅仅顶部约20 μπι是用于β伏打电池的活性工作区域。因此，常规的扁平β伏打电池可能浪费超过它们体积的90%。此外，在扁平器件中，从基质辐射出的全部电子的50%被浪费掉了。
发明人认识到能够克服上述缺点和不利因素以及技术上已知的其它缺点的β伏打器件及相关制造方法的优点和好处。
概述
本发明的一个一般性实施例涉及一种“非常薄的”β伏打电池，其具有顶部和底部金属化。在一个示例性方面，为了使效率最大化，SiC晶片被削薄到可与电子吸收深度相比的厚度。然而，应当指出的是，能够维持耗散层的任何半导体材料(包括但不限于S1、GaN、InN, BN)均可被用作削薄的β伏打器件的基质材料。所实现的构造允许放射性同位素以平坦的方式被集成。根据一个方面，多个非常薄的β伏打电池可以并联或者串联地级联，以生成较高的电压和功率密度，这样，一旦被级联，就有可能得到非常高的燃料填充效率。
根据一个示例性实施例，β伏打器件包括:Ν+掺杂的碳化硅(SiC)基质，该SiC基质具有顶部表面和底部表面，顶部表面与底部表面之间的厚度为tN+，其中tN+等于或小于100微米(μπι);紧邻所述SiC基质的底部表面布置的导电层；紧邻所述SiC基质的顶部表面布置的、具有顶部表面的N-掺杂的SiC外延层；紧邻所述N-掺杂的SiC外延层的顶部表面布置的、具有顶部表面的P+掺杂的SiC外延层；紧邻所述P+掺杂的SiC外延层的顶部表面布置的、具有顶部表面的欧姆导电层；以及紧邻所述欧姆导电层的顶部表面布置的放射性同位素层。根据各个非限制的方面，放射性同位素层可以是63N1、147Pm或3H,，并且其厚度等于或小于放射性同位素的自吸收厚度(例如，对于63Ni约为2-3 μπι)。在一个方面，所述P+掺杂的SiC外延层具有等于或大于IO1Vcm3的掺杂浓度，以及等于或小于约250nm的厚度。在一个方面，所述N-掺杂的SiC外延层具有等于或小于约4.6E14/cm3的掺杂浓度，以及等于或小于电子-空穴对的扩散长度与入射电子的穿透深度之中较小者的厚度。在各个方面，削薄后的N+掺杂碳化硅(SiC)基质具有约2到50 μ m之间的厚度，更具体地说，具有约2到30 μπι之间的厚度(受当前晶片削薄技术的限制)。可以对芯片(dies)进行蚀刻，以生成各个器件。
本发明的另一个实施例涉及电串联堆叠的β伏打器件。串联堆叠的器件包括至少两个如上所述的β伏打器件，正电极被连接到堆的顶部或底部，负电极被连接到堆的底部或顶部。根据一个方面，低熔解温度导电粘接材料层，如金属层，例如被布置在一个β伏打器件的导电层与另一个β伏打器件的放射性同位素层之间。当该器件在粘接层的熔解温度下在真空中被退火时，所述层将回流，并把堆叠的器件保持或接合到一起。在一个非限制性的示例性方面，粘接层是具有约50nm的预退火厚度的铝。
本发明的另一个实施例涉及电并联堆叠的β伏打器件。并联堆叠的器件包括至少两个如上所述的β伏打器件，它们以相对面对的关系被布置成并联堆叠，正电极被布置在堆的一侧，并连接到堆中的导电层，负电极被布置在堆的另一侧，并连接到堆的欧姆导电层。正如在串联堆叠实施例中那样，并联堆叠的器件可包括低熔解温度导电粘接层，其被布置在第一 β伏打器件的导电层与第二 β伏打器件的放射性同位素层之间，并与第一 β伏打器件的导电层和第二 β伏打器件的放射性同位素层相接触。[0022]本发明的一个一般性实施例涉及用于制作非常薄的β伏打电池的工艺，另外还涉及用于级联两个或更多个非常薄的β伏打电池的工艺，导致生成更高的电压和功率密度的电池。
根据一个示例性实施例，用于制作β伏打器件的方法包括以下步骤:提供具有比约150 μ m更大的厚度的N+掺杂的SiC基质；在所述基质的顶部表面上提供N-掺杂的SiC外延层；在所述N-掺杂的SiC外延层的顶部表面上提供P+掺杂的SiC外延层；在所述P+掺杂的SiC外延层的顶部表面上提供欧姆导电层；从所述基质的底部表面开始，将所述基质削薄到小于约100 μπι的厚度；在削薄的基质的底部表面上提供导电层；使该器件适当地退火；并在所述欧姆导电层的顶部表面上提供放射性同位素层。随后也可以把外部电极连接到所述器件。也可以对所述器件进行蚀刻，以提供各个器件的隔离。在各个方面，更具体的工艺限制遵循以上对β伏打器件实施例所概述的结构参数。
在随后的详细说明中将具体描述本发明的另外的特征和优点，本领域技术人员根据这些说明，包括随后的详细说明、权利要求
书、以及附图，或者通过像这里所描述那样来实施本发明，将容易明白或者认识到这些特征和优点。
应当理解的是，上面的一般性描述和下面详细说明仅仅是本发明的示例，这些说明意图提供对于了解要求保护的本发明的特性和特征的概况或框架。所包括的附图用于提供对本发明的进一步理解，并且被结合到本说明书中，构成了本说明书的一部分。附图示出了本发明的不同实施例，与说明书一起用来解释本发明的原理和操作。
附图的简要说明
图1示出了根据本发明的一个实施例的β伏打器件；
图2示出了根据本发明的一个实施例的β伏打器件制造工艺的图示；
图3示出了在63Ni电子辐射下常规厚度SiC β伏打的测得的IV特性的图示；
图4示出了对于常规厚度器件在不同输入电子能量下测得的转换效率的图示；
图5示出了对于常规厚度器件在不同输入电子能量下测得的电子-空穴对乘法因子的图不;
图6示出了根据本发明的一个示例性实施例在63Ni电子辐射下削薄的50 μ m厚的SiC β伏打的测得的IV特性的图示；
图7示意地示出了根据本发明的一个示例性实施例的电并联堆叠β伏打器件；以及
图8示意地示出了根据本发明的一个示例性实施例的电串联堆叠β伏打器件。
本发明的示例性实施例的详细说明
现在详细参照本发明的当前示例性实施例，这些实施例的非限制性的例子在附图中示出。只要有可能，通篇附图中相同的附图标记均被用来表示相同或相似的部分。
图1示意地示出了根据本发明的一个非限制的示例性实施例的β伏打器件100。该β伏打器件100包括N+掺杂的碳化硅(SiC)基质100，该基质具有顶部表面103和底部表面105。该器件100还包括紧邻所述SiC基质的顶部表面103布置的、具有顶部表面107的N-掺杂的SiC外延层104 ;紧邻所述N-掺杂的SiC外延层的顶部表面10布置的、具有顶部表面109的P+掺杂的SiC外延层106 ;紧邻所述P+掺杂的SiC外延层的顶部表面109布置的、具有顶部表面111的铝/钛欧姆导电层108 ;紧邻所述SiC基质102的底部表面105布置的导电层110 ;以及紧邻所述欧姆导电层的顶部表面111布置的63Ni放射性同位素层112。
SiC^伏打器件的不同层的描述
N+掺杂的SiC基质102
当其它层的总厚度非常薄时，SiC基质层102提供结构支撑。它也用来提供与它所接触的金属化层的良好的欧姆接触。商业上可获得的起始N+掺杂的SiC基质(典型地约为150到500微米厚)的缺陷质量很低。高掺杂提供了与二极管串联时的低电阻，但并非因为它的扩散特性而被使用。SiC基质层102的厚度有利地可以是在几微米(例如2-3微米)到小于约100微米之间。在一个特定的示例性方面，SiC基质可以是约50微米或者更小，在另一个特定的示例性方面，SiC基质可以是约30微米或更小。SiC基质可通过将晶片结合到蜡封装中而被抛光。
N-掺杂的外延层104
耗散区域的宽度与掺杂的平方根成反比:
权利要求
1.一种β伏打器件，包括: N+掺杂的半导体基质，该半导体基质具有顶部表面和底部表面，在顶部表面与底部表面之间的厚度为。其中tN+等于或小于100微米(μπι)； 紧邻所述基质的底部表面布置的导电层； 紧邻所述基质的顶部表面 布置的、具有顶部表面的N-掺杂的外延层； 紧邻所述N-掺杂的外延层的顶部表面布置的、具有顶部表面的P+掺杂的外延层； 紧邻所述P+掺杂的外延层的顶部表面布置的、具有顶部表面的欧姆导电层；以及 紧邻所述欧姆导电层的顶部表面布置的放射性同位素层。
2.权利要求
1的β伏打器件，其中所述N+掺杂的半导体基质是碳化硅(SiC)。
3.权利要求
1的β伏打器件，其中所述放射性同位素层、第二个导电层、P+掺杂的外延层、N-掺杂的外延层、以及N+掺杂的基质中的至少一部分的相重合区域被蚀刻，从而提供包含共同的N+掺杂基质和第一个导电层在内的多个器件。
4.权利要求
1的β伏打器件，其中所述放射性同位素层是63Ni。
5.权利要求
1的β伏打器件，其中所述放射性同位素层是147Pm。
6.权利要求
1的β伏打器件，其中所述放射性同位素层是3Η。
7.权利要求
1的β伏打器件，其中所述放射性同位素层具有厚度tKad，其中tKad等于或小于该放射性同位素的自吸收厚度。
8.权利要求
4的β伏打器件，其中所述放射性同位素层具有厚度tKad，其中tKad等于或小于约2微米。
9.权利要求
2的β伏打器件，其中所述欧姆导电层是具有厚度的铝/钛层，其中tohm等于约250纳米(nm)。
10.权利要求
9的β伏打器件，其中所述铝/钛层为90wt.%的Al和IOwt.%的Ti。
11.权利要求
2的β伏打器件，其中所述P+掺杂的外延层具有等于或大于IO1Vcm3的掺杂浓度。
12.权利要求
2的β伏打器件，其中所述P+掺杂的外延层具有厚度tP+，其中tP+等于或小于250nm。
13.权利要求
2的β伏打器件，其中所述N-掺杂的外延层具有等于或小于4.6E14/cm3的掺杂浓度。
14.权利要求
1的β伏打器件，其中所述N-掺杂的外延层具有厚度tN_，其中tN_等于或小于电子-空穴对的扩散长度和入射电子的穿透深度之中的较小者。
15.权利要求
14的β伏打器件，其中所述放射性同位素层是63Ni,并且其中tN_小于3 μ m0
16.权利要求
14的β伏打器件，其中所述放射性同位素层是147Pm,并且其中tN_等于或小于20 μ m。
17.权利要求
1的β伏打器件，其中2<tN+<50μ m0
18.权利要求
17的β伏打器件，其中30<tN-<50μ m0
19.权利要求
1的β伏打器件，其中所述导电层具有厚度te。，其中te。等于或小于I μ m0
20.权利要求
2的β伏打器件，其中所述导电层为镍。
21.—种β伏打器件，包括: 至少第一和第二个根据权利要求
1的β伏打器件，其中所述至少第一和第二个β伏打器件被布置成串联堆；以及 正电极连接到堆的顶部和底部之一，负电极连接到堆的底部和顶部之一。
22.权利要求
21的β伏打器件，其中N+掺杂的半导体基质是碳化硅(SiC)。
23.权利要求
21的β伏打器件，还包括粘接层，该粘接层被部置在中间，并接触第一β伏打器件的导电层和第二 β伏打器件的放射性同位素层。
24.权利要求
23的β伏打器件，其中所述粘接层是金属。
25.权利要求
24的β伏打器件，其中所述粘接层是铝。
26.权利要求
25的β伏打器件，其中铝粘接层具有约50nm的预退火厚度。
27.—种β伏打器件，包括: 至少第一和第二个根据权利要求
1的β伏打器件，其中所述至少第一和第二个β伏打器件以相对面对的关系被布置成并联堆；以及 正电极被布置在堆的一侧，并连接到堆中的导电层，负电极被布置在堆的另一侧，并连接到堆的欧姆导电层。
28.权利要求
27的β伏打器件，其中N+掺杂的半导体基质是碳化硅(SiC)。
29.权利要求
27的β伏打器件，还包括粘接层，该粘接层被部置在中间，并接触第一β伏打器件的导电层和第二 β伏打器件的放射性同位素层。
30.权利要求
29的β伏打器件，其中所述粘接层是金属。
31.权利要求
30的β伏打器件，其中所述粘接层是铝。
32.权利要求
31的β伏打器件，其中铝粘接层具有约50nm的预退火厚度。
33.一种用于制作β伏打器件的方法，包括: 提供厚度大于约100 μ m的N+掺杂的基质， 在所述基质的顶部表面上提供N-掺杂的外延层； 在所述N-掺杂的外延层的顶部表面上提供P+掺杂的外延层； 在所述P+掺杂的外延层的顶部表面上提供欧姆导电层； 从所述基质的底部表面开始将基质削薄到小于100 μ m的厚度tN+ ； 在削薄后的基质的底部表面上提供导电层； 将该器件适当地退火；以及 在所述欧姆导电层的顶部表面上提供放射性同位素层。
34.权利要求
33的方法，其中提供N+掺杂的半导体基质的步骤还包括提供N+掺杂的碳化硅(SiC)基质。
35.权利要求
33的方法，还包括提供用于该器件的外部电极。
36.权利要求
33的方法，还包括对该器件进行蚀刻，以提供各个器件的隔离。
37.权利要求
33的方法，其中提供放射性同位素层的步骤还包括提供由63Nl147Pn^P3H中的至少一种所构成的层。
38.权利要求
33的方法，其中提供放射性同位素层的步骤还包括提供具有厚度tMd的层，该厚度tMd等于或小于该放射性同位素的自吸收厚度。
39.权利要求
33的方法，其中提供欧姆导电层的步骤包括提供适当的金属化层。
40.权利要求
34的方法，其中提供P+掺杂的外延层的步骤还包括提供具有等于或大于IO1Vcm3的掺杂浓度的层。
41.权利要求
40的方法，还包括提供具有等于或小于约250nm的厚度的P+掺杂的外延层。
42.权利要求
34的方法，其中提供N-掺杂的外延层的步骤还包括提供具有等于或小于4.6E14/cm3的掺杂浓度的层。
43.权利要求
42的方法，还包括提供具有厚度tN_的N-掺杂外延层，该厚度tN_等于或小于电子-空穴对的扩散长度和入射电子的穿透深度之中的较小者。
44.权利要求
33的方法，其中削薄基质的步骤还包括将基质削薄到约3到50μ m之间的厚度tN+。
45.权利要求
33的方法，其中削薄基质的步骤还包括将基质削薄到约3到30μ m之间 的厚度tN+。
46.权利要求
33的方法，其中提供欧姆导电层的步骤还包括提供具有等于或小于Iμ m的厚度的导电层。
47.权利要求
34的方法，还包括提供镍层。
48.一种制作串联型β伏打器件的方法，包括: 提供至少第一和第二个根据权利要求
1的β伏打器件； 在第一个β伏打器件的导电层和第二个β伏打器件的放射性同位素层中间提供连接层，该连接层接触第一个β伏打器件的导电层和第二个β伏打器件的放射性同位素层；将所述至少第一和第二个β伏打器件以及中间的连接层串联堆叠； 在等于或高于所述连接层的熔解温度的温度下对所述器件进行退火；以及 分别在相对的表面上提供该器件的正电极和负电极。
49.权利要求
48的方法，其中提供N+掺杂的半导体基质的步骤还包括提供N+掺杂的碳化硅(SiC)基质。
50.一种制作并联型β伏打器件的方法，包括: 以相对面对的关系提供至少第一和第二个根据权利要求
1的β伏打器件； 在第一个β伏打器件的导电层和第二个β伏打器件的放射性同位素层中间提供连接层，该连接层接触第一个β伏打器件的导电层和第二个β伏打器件的放射性同位素层；将所述至少第一和第二个β伏打器件以及中间的连接层并联堆叠； 在等于或高于所述连接层的熔解温度的温度下对所述器件进行退火；以及在堆的一侧提供正电极，该正电极连接到堆中的导电层，并在堆的另一侧提供负电极，负电极连接到堆的欧姆导电层。
51.权利要求
50的方法，其中提供N+掺杂的半导体基质的步骤还包括提供N+掺杂的碳化硅(SiC)基质。
专利摘要
示例性的削薄的β伏打器件，包括厚度在约3到50微米之间的N+掺杂的碳化硅(SiC)基质；紧邻所述SiC基质的底部表面布置的导电层；紧邻所述SiC基质的顶部表面布置的N-掺杂的SiC外延层；紧邻所述N-掺杂的SiC外延层的顶部表面布置的P+掺杂的SiC外延层；紧邻所述P+掺杂的SiC外延层的顶部表面布置的欧姆导电层；以及紧邻所述欧姆导电层的顶部表面布置的放射性同位素层。所述放射性同位素层可以是63Ni、147Pm或3H。该器件可以并联或串联地堆叠。还公开了制造所述器件的方法。
文档编号G21H1/00GKCN103109325SQ201080061778
公开日2013年5月15日 申请日期2010年11月19日
发明者阿密特·拉尔, 史蒂文·田 申请人:康奈尔大学导出引文BiBTeX, EndNote, RefMan