专利名称：在等离子体处理系统中优化抗蚀能力的方法和装置的制作方法
在等离子体处理系统中优化 抗蚀能力的方法和装置技术领域总的来说，本发明涉及一种基板制造技术，具体地，涉及在等 离子体处理系统中优化抗蚀能力的方法和装置。
背景技术：
在诸如使用在平板显示器制造中的基板(例如半导体基板或玻 璃面泽反)的处理中，经常^吏用等离子体。例如，作为基才反处理的一部分，将基板分成多个管芯(die)或矩形区域，每个管芯或矩形区 域都将成为集成电路。接着，通过一系列步骤处理基板，其中，选 4奪性地去除(蚀刻)以及沉积材料。随后，由于目标栅极长度的每 个纳米偏离都可直4妾转化为这些器件的运行速率，所以大约若干纳 米的晶体管栅极临界尺寸(CD)的控制的优先级最高。在基板上形成一组栅极的示例性等离子体处理中，p型外延层 通常通过化学汽相沉积设置在硅基纟反上。随后可在外延层上方沉积 氮化物层，随后根据特定图案掩盖并蚀刻，在外延层上留下暴露区 域(即，不再一皮氮化物层覆盖的区域)。随后，这些暴露区域在遭 受扩f在或离子注入之前可再次;波特定图案纟务盖，以4妻收形成n阱的 诸如磷的掺杂剂。随后，选择性地去除硬化的乳剂区域，使得底层成分暴露。随 后，将基板放置在基板支撑结构上的等离子体处理室中，该基板支 撑结构(称为卡盘或底座)包括单极电极或双极电极。随后，适当 的蚀刻剂源流入室中并被撞击，以形成等离子体，从而蚀刻基板的 暴露区域。随后，可热生长二氧化硅，以形成将n阱与电路的其它部分隔 离的场氧化物。之后可为另一纟奄盖/氧化循环，以在n阱上方生长栅-才及氧化物层，稍后用于p沟道MOS晶体管。该4册极氧化物层将作 为这些晶体管中每一个的沟道和栅极之间的隔离物。之后可跟随另 一才奄盖和扩散/注入循环，以调节外延层其它部分上的阈值电压，稍 后用于n沟道晶体管。随后，可完成在晶片上方沉积多晶石圭，然后进4亍4务盖/蚀刻循环， 以去除不想要的多晶硅区域，其在p沟道晶体管的栅极氧化物上方 限定多晶硅栅极。此时，通过在正确的位置将氧化物刻除，在n阱 上形成用于源^^及和漏^l驱入(drive-in )的开口 。之后可以进行另一轮掩盖/注入循环，此次将硼掺杂剂掺入n 阱的新开口中，形成p型源极和漏极。随后，可进行纟奄盖/注入循环， 以在p型外延层中形成n沟道晶体管的n型源才及和漏才及。然而，使用当前的等离子体处理才支术(其中，亚孩i米过孔4妻触 和沟槽具有高纵横比)^艮难满足对基一反上高电^各密度逐渐增加的需 求。具体地，很难形成相对较深的栅极蚀刻，特别是当栅极深度小 于光刻工艺的照明波长。在一种通用方法中，使用化学主蚀刻工艺 (chemically dominant etch process )连纟卖^务整光刻月交才备才莫。即，形 成掩模，其中，当与期望结果(即，预蚀刻CD)相比时，特征CD 过大。当纵向(即，垂直于基板)蚀刻底层基板沟槽时，还横向(即， 平行于基板)蚀刻或修整光刻胶柱，以形成最终的期望栅极CD。通常，对于光刻工艺(即，对比度、分辨率、内嵌粗糙度(in-line roughness)等)和集成工艺(蚀刻选择性、化学稳定性、灰化选择 性等)，必须优化光刻^!交。倾向于对集成问题(例如，化学主蚀刻) 敏感的这些类型的光刻胶通常被称为"软的(soft)"。尤其在亚100 nm的光刻环境中，4艮难通过專欠光刻月交控制CD。 即，光刻胶必须足够薄以避免光刻胶柱的毁坏，并且必须足够厚以 符合被蚀刻层的期望蚀刻选择性。然而，如果光刻胶柱的高度相比 于其宽度不相称(即，高度与宽度比大于4),则蚀刻工艺可能破坏 柱，从而改变基板的电特性和功能特性，并且直接影响基板的性能 和产量。例如，由于蚀刻软蚀刻月交，所以可形成^罢动状或波紋状图案， 潜在地引起条紋、错误微负载(false micro-loading )、以及随机的蚀 刻停止。以常规特征的形状而言，条紋是不^见则的，其在纟奄一莫上形 成额外的暴露区;t或。由于蚀刻剂去除了不想要的基寺反材冲+，所以可 以改变晶片结果的电特性和功能特性。例如， 一种效果可为柱表面 粗糙度的增加。同样地，如果一组光刻月交摆动基本上集中，则形成 的掩模图案可部分地或完全地阻止去除期望基板材料。当基板的制品留在柱沟槽底部上时，产生错误微负载，形成物 理上不均匀的底面。当在蚀刻工艺期间通过蚀刻气体有效防止柱入 口时，产生随4几的蚀刻〗亭止。在一些情况下，其中， 一主的高度与薄 度不相称(即，高度与宽度比大于4),可能意外地去除或剥去光刻 腔:柱的整个薄片。此外，通过在才黄向蚀刻速率与纵向蚀刻速率不同 时所产生的不均匀压力，可使光刻胶柱褶皱、弯曲、或扭曲。现参照图1，示出了等离子体处理系统元件的简化图。通常， 一纟且适当的气体乂人气体分配系统122通过入口 108 ;危进室102。这 些等离子体处理气体可随后被电离以形成等离子体lio，以《更处理(侈'J^口，々虫凌寸或;;咒禾0、)基々反114 (侈寸^口，用边纟彖玉不(edge ring) 115 定位在静电卡盘116上的半导体基板或玻璃平板)的暴露区域。此 外，衬里(liner) 117在等离子体和等离子体处理室之间^是供阻热 层，也有助于在基板114上优化等离子体110。气体分配系统122通常由包括等离子体处理气体(例如，C4F8、 C4F6、 CHF3、 CH2F3、 CF4、 HBr、 CH3F、 C2F4、 N2、 02、 Ar、 Xe、 He、 H2、 NH3、 SF6、 BC13、 Cl2、 WF6等)的压缩气筒124a至124f 组成。通过提供局部排气通风的外壳128可进一步保护气筒124a 至124f。质量流控制器126a至126f通常是在半导体工业中用于测 量和调节等离子体处理系统的气体质量流的独立装置(包括传感 器、控制阀、以及控制与信号处理电子器件)。喷射器109将作为 浮质的等离子体处理气体124引入室102。感应线圈131通过介电窗(dielectric window ) 104与等离子体 分隔，并且通常在等离子体处理气体中感应出随时间变化的电流， 以产生等离子体110。该窗既保护感应线圏免受等离子体110的影 响，又可以4吏产生的RF场透入等离子体处理室。匹配网络132除 了在导线130a和130b处与感应线圏131连4妻以外，还可与RF发 生器138连接。匹配网络132试图将通常运行于13.56 MHz及50 ohms的RF发生器138的阻抗与等离子体110的阻抗相匹配。通常， 一些类型的冷却系统连4妻至卡盘，以实现等离子体^C点 火时的热平衡。该冷却系统本身通常由通过卡盘中的空腔抽吸冷却 剂的冷却器、以及在卡盘和基板之间一皮抽吸的氦气组成。除了除去 生成的热量之外，氦气还使冷却系统快速地控制散热。即，连续增 加的氦气压力随后也增加了传热速率。大部分等离子体处理系统还 —皮包括运行软件程序的复杂计算才几所控制。在典型的运行环境中， 通常为特定的等离子体处理系统和特定方法配置制造工艺参数(例 如，电压、气流混合、气体流速、压力等)。现参照图2A和图2B,示出了层叠(layer stack)的理想截面 图，其中，在等离子体工艺中制造一组4册4及。图2A示出了层叠的 理想截面图，表示光刻步骤之前的示意性半导体IC的层。在以下 讨论中，这里讨论各层的空间关系所使用的例如"之上(上面)" 和"之下(下面)"的术语可能是但不总是表示所涉及到的各层之 间的直接接触。应当注意，在所示的层之上、之下、或之间也可存 在其它层。进一步，不是所有示出的层都必须存在， 一些或全部层 可用其它不同的层代替。在层叠的底部，示出了包括半导体(例如，多晶硅)的层204。 在层204上方设置有已通过光刻法处理过的光刻胶掩冲莫层208以及 BARC层206。在该实例中，首先光刻形成光刻胶掩模图案216， 随后化学i也进^^'f整，以形成一组4册才及沟槽202a和202b。图2B示出了通过进一步延伸沟槽202a和202b，层204已在等离子体处理系统中被蚀刻以形成一组栅极之后图2A中层叠的截 面图。此外，通过一定量的蚀刻剂210来4黄向^奮整光刻月交4奄冲莫层以 及底层半导体层204。现参照图3A至图3C，示出层叠的理想截面图，其中，在等离 子体工艺期间，不相称的高软光刻胶柱已经毁坏。在蚀刻工艺期间， 通常可横向(即，平行于基板)或纵向(垂直于基板)去除光刻胶 材料。然而，如果4吏柱宽充分小，则一黄向和纵向蚀刻的组合会产生 可基本上去除柱大部分的有效对角蚀刻向量，4妻着石皮坏底层基板。图3A示出了在光刻步骤之前层叠的理想截面图，表示示例性 半导体IC的层。在层叠的底部，示出了包括半导体(例如，多晶 硅)的层304。在层304上方设置有已通过光刻法处理过的光刻胶 4备才莫层308以及BARC层306。在该实例中，通过一组沟槽302a 至302c生成光刻胶掩模图案，以形成一组栅极。图3B示出了在光刻胶层308已在等离子体系统中被蚀刻之后 图3A的层叠截面图。然而，与图2A和图2B的柱216不同，通过 蚀刻工艺，相对薄的柱316基本上已经破坏为312。即，不仅仅是 减小宽度，柱的高度也被大大降低。图3C示出了在层304在等离子体系统中被蚀刻之后图3B层叠 的截面图，在基板304中形成腔320。现参照图4A和图4B,示出层叠的理想截面图，其中，在等离 子体工艺期间，不相称的高软光刻胶柱扭曲。如上所述，通常可横 向(即，平行于基板)或纵向(垂直于基板)地去除光刻力交材料。 然而，如果使柱宽充分小，则横向和纵向蚀刻的组合可在柱上形成 足以-使其4丑曲或弯曲的压力。图4A示出了在光刻步骤之前层叠的理想截面图，表示示例性 半导体IC的层。在层叠的底部，示出了包括半导体(例如，多晶 硅)的层404。在层404上方设置有已通过光刻法处理过的光刻胶 4务才莫层408以及BARC层406。在该实例中，通过一组沟槽402a 至402c生成光刻月交^奄才莫图案，以形成一《且4册才及。图4B示出了在光刻胶层408在等离子体系统中被蚀刻之后图 4A的层叠截面图。然而，与图2A和图2B的4主216不同，通过蚀 刻工艺，相对薄的柱416基本上已经:扭曲为412，接着在底层基板 404中形成非线'I"生寿仑廓。考虑到上述问题，期望提出 一种在等离子体处理系统中优化抗 蚀能力的方法和装置。发明内容在一个实施例中，本发明涉及在包括等离子体处理室的等离子体处理系统中优化基才反材料抗蚀能力的方法。该方法包括使预涂 气体混合物流入等离子体处理室，其中，预涂气体混合物对蚀刻剂 气流混合物具有亲和力；从预涂气体混合物中撞击出第一等离子 体；以及引入包括基板材料的基板。该方法还包括使蚀刻气体混合 物流入等离子体处理室；从蚀刻气体混合物中撞击出第二等离子 体；以及利用第二等离子体蚀刻基板。其中，第一等离子体在等离 子体处理室中一组暴露表面上形成预涂残留物，并且保持基板材料 的抗蚀能力。通过本发明的详细描述以及结合随后的附图，下面将更详细地 描述本发明的这些和其它特征。
参考实例示出本发明，而并未限制本发明，在附图中，相同的 标号表示相同的元件，其中图1示出了等离子体处理系统部件的简化图；图2A-2B示出了表示示例性半导体IC层的一组层叠理想截面图；图3A-3C示出了表示示例性半导体IC层的一组层叠理想截面 图，其中，光刻胶柱已经被破坏；图4A-4B示出了表示示例性半导体IC层的一组层叠理想截面 图，其中，光刻胶柱已经:扭曲；图5示出了根据本发明 一个实施例的添加有预涂层的等离子体处理系统的简化图；图6A-图6B示出了4艮据本发明一个实施例的层叠的理想截面 图，其中，预涂层优化了修整工艺；以及图7示出了4艮据本发明实施例的用于在添加有预涂层的等离子 体处理系统中蚀刻基板的简化工艺。
具体实施方式
现在，将参考附图中所示的本发明的几个优选实施例详细描述 本发明。在以下的描述中，为了提供对本发明的透彻理解，将阐述 多个具体细节。然而，本领域的寺支术人员应该明白，没有这些具体 细节的一些或全部也可实施本发明。在其它情况下，为了避免对本 发明造成不必要的混淆，没有详细描述众所周知的工艺步骤和/或结 构。如上所述，使用软光刻胶(即，易受集成问题影响的光刻胶) 难以得到相对4交深的栅纟及蚀刻。具体i也，如果光刻"交柱的高度相比于其宽度不相称(即，高度与宽度比大于4)，则蚀刻工艺可破坏柱， 随后破坏栅极基板。例如，光刻胶柱上不均匀的压力可使其褶皱、弯曲、或扭曲。 同样地，可仅在柱壁上生成刻面(facet)或非线性轮廓，其易于导 致底层基才反中的实质缺陷。在一些环境中，在柱的高度和薄度不相 称的情况下，可能意外地去除或剥除光刻胶柱的整个薄片，进一步 破坏CD轮廓以及基板。传统的钝化技术对此通常是无效的，这是 因为尽管可保持相对CD轮廓，但是通过添加钝化层也可随后增加 绝只于CD4仑廓。尽管不希望4皮理论束缚，但发明人相信，利用与蚀刻剂(例如， 光刻胶蚀刻剂)具有亲和力(或吸引力)的材^l"预涂等离子体处理 室，可优化蚀刻剂的选择性以及将被蚀刻的材料的完整性。通常，在每一組等离子体处理步骤之后，执行干洗、无晶清洁(waferless cleaning )、或子贞防性维护禾呈序，以去除附着到反应室内 表面的微粒以及残留聚合物。以不明显(non-obvious )的方式，通 过在插入后来的基板之前利用与蚀刻剂具有亲和力的材料预涂等 离子体室，可以减少等离子体中蚀刻剂自由基(radical)的有效量， 因此，优化了蚀刻速率(例如，为了保持光刻胶完整性等)。例如，许多光刻胶蚀刻剂包括氧。利用与氧具有亲和力的材料 (例如，Cl2)预涂室可减少用于蚀刻光刻胶的等离子体中氧自由基 的有效量。通常，预涂材料的量越大，用于蚀刻工艺的可用氧自由 基的量越少。此外，可通过预涂层与光刻胶蚀刻剂的反应，来生成 可控聚合物钝化层，进一步优化了蚀刻工艺，以保持光刻胶的完整 性。即，聚合物钝化层可抑制光刻胶掩模的垂直侵蚀和横向侵蚀， 其对于保持基板的CD而言是有价值的。在美国专利第6,455,333号中，4是出了 一种通过调整(condition) (陈化处理(season))具有调整晶片的蚀刻室来稳定深紫外线 (DUV )抗蚀剂蚀刻速率的方法，该调整晶片具有产生一致且稳定 DUV纟元蚀剂蚀刻速率的。眷一堆层。然而，与以不明显方式^f呆纟寺光 刻胶完整性的本发明不同，该方法仅仅稳定蚀刻速率。此外，该方 法特别包括使用调整晶片以对室进行陈化处理，在本发明中没有提 供元件。在美国专利第6,626,187号中，提出了一种重新调整蚀刻反应 器反应室的方法。然而，与以不明显方式保持光刻胶完整性的本发明不同，该方法^U又通过将气态氮和氢与基才反反应以生成高分子量 粒子来稳定蚀刻工艺。在美国专利第6,420,274号中，冲是出了一种利用处理分子、分 子石卒片、以及其上的原子来调整室表面的方法。然而，与以不明显 方式保持光刻胶完整性的本发明不同，该方法4又调整室，以实现可 重复的等离子体工艺。在美国专利第6,274,500号中，冲是出了一种清洁和陈化处理等 离子体蚀刻室的方法。然而，与以不明显方式^f呆持光刻l交完整性的 本发明不同，该方法仅仅首先进行清洁，随后陈化处理等离子体室， 以实现可重复的等离子体工艺。此外，该方法特别包括使用调整晶 片以陈化处理室，在本发明中没有冲是供的元件。其它i见有4支术7>开了隔离物蚀刻应用的 <吏用CHXFY预涂方法。 然而，与以不明显方式保持光刻力交完整性的本发明不同，这种类型 的方法将金属分子密封，防止高级的金属(例如，铬)污染。现在，参照图5,示出才艮据本发明一个实施例的添加有预涂层 的图1的等离子体处理系统的简图。如上所述， 一组适当的气体从 气体分配系统122通过入口 108流进室102。这些等离子体处J里气 体可随后,皮电离以形成等离子体110,以1更处理(例如，蚀刻或沉> 积)基板114(例如，半导体基板或玻璃平斧反)的暴露区域。然而， 在该步骤之前，已经添加了可与光刻胶蚀刻剂自由基进行反应的预 涂层117 (例如，02、 HBr、 Cl2、 He、 N2、 Ar、 CF4、 CH2F2、 CHF3、 SiCl4、 SF6、 NF3等)，以随后伊"匕蚀刻工艺。现在，参照图6A和图6B，示出根据本发明一个实施例的层叠 的理想截面图，其中，预涂层优化了f梦整工艺。图6A示出在光刻 步骤之前表示示例性半导体IC层的层叠理想截面图。在层叠的底部，示出包括半导体(例如，多晶石圭)的层604。在层604的上方 设置有已经过光刻处理的光刻胶掩模层608和BARC层606。然而， 与图3A至图3C和图4A至图4B不同，4屯化层620形成在保持光 刻胶完整性的沟槽602中，并且保持沟槽602的CD。图6B示出了通过将沟槽602a至602c进一步延伸到半导体层 604中，在等离子体处理系统中蚀刻层604以生成一组冲册才及之后图 6A层叠的截面图。在一个实施例中，对于修整工艺的应用，利用包括从02、 HBr、 Cl2、 He、 N2、 CF4、和Ar的列表中选耳又的至少 一种的混合物来;余 覆等离子体处理室。在另一实施例中，对于BARC蚀刻工艺的应用，利用包括从 〇2、 HBr、 Cl2、 He、 N2、 Ar、 CFX (CF4 )、 CHxFy (CH2F2, CHF3 等)、SiCl4、 SF6、和NF3的列表中选取的至少一种混合物来涂覆等 离子体处理室。在另一实施例中，对于无机材料蚀刻工艺的应用，利用包括从 02、 HBr、 Cl2、 He、 N2、 Ar、 CFX ( CF4 )、 CHxFy ( CH2F2， CHF3 等)、SF6、和NF3的列表中选取的至少一种混合物来涂覆等离子体 处理室。在另一实施例中，对于硅蚀刻(即，多晶硅、a-Si、外延层等) 工艺的应用，利用包括从02、 HBr、 Cl2、 He、 N2、 Ar、 CFX ( CF4 )、 CHxFy(CH2F2, CHF3等)、SiCl4、 SF6、和NF3的列表中选取的至 少一种混合物来涂覆等离子体处理室。在另 一实施例中，在2300 Versys 系列等离子体处理系统(例 如，2300 VersysTM、 2300 Versys Star 、 2300 Versys KiyoTM等)中，在约5 mT至约100 mT的室压、约350 W至约1400 W的TCP功 率、约0 W至约20 W的偏压功率、约50sccm至约250sccm的约 CH2F2流、约5 sccm至约150 sccm的CF4流、约20°至约60°的温 度、以及约5秒至约30秒的时间的条件下，预涂层足以优化光刻 月交蚀刻速率。在另一实施例中，在2300 Versys 系列等离子体处理系统中， 在约30 mT至约80 mT的室压、约600 W至约1200 W的TCP功 率、约0 W至约10W的偏压功率、约50 sccm至约150 sccm的约 CH2F2流、约10 sccm至约80 sccm的CF4流、约30°至约50°的温 度、以及约5秒至约15秒的时间的条件下，预涂层足以优化光刻 月交蚀刻速率。在另 一 实施例中，在2300 Versys Star 等离子体处理系统中， 在约50 mT至约70 mT的室压、约900 W至约1100 W的TCP功 率、约0 W至约5 W的偏压功率、约75 sccm至约105 sccm的约 CH2F2流、约20 sccm至约40 sccm的CF4:;￡、约30°至约50。的温 度、以及约5秒至约15秒的时间的条件下，预涂层足以优化光刻 月交蚀刻-速率。在另 一 实施例中，预涂工艺可作为预蚀刻等离子体处理室调整 步骤，其中，在将基板放入进行蚀刻之前涂覆室。在另一实施例中，可将基板》丈入等离子体处理室用于蚀刻，随后修整工艺可用于将CD (例如，行宽等)收缩到目标尺寸，可:f又出基板，进行预涂步骤，随后重新插入基板以完成全部叠层的蚀刻。 在另一实施例中，可使用两个等离子体处理室来完成蚀刻顺序。在第一室中，将CD(例如，行宽等)《奮整到目标尺寸。随后， 在第二室中，可在插入基板用于剩余层叠蚀刻之前，应用预涂。现在，参照图7,示出根据本发明一个实施例的用于在已添加 有预涂层的等离子体处理系统中蚀刻基板的简化工艺。首先，在步骤702中，使预涂混合物流入等离子体处理系统的等离子体室中， 包括02、 HBr、 Cl2、 He、 N2、 Ar、 CFX ( CF4 )、 CHxFy (CH2F2， CHF3等)、SiCl4、 SF6、和NF3中的至少一种。接下来，在步骤704 中，从预涂混合物中撞击出等离子体。接下来，在步骤706中，将 包括基板材料(例如，光刻胶、BARC等)的基板引入等离子体反 应器。接下来，在步骤708中，使蚀刻剂混合物流入等离子体处理 系统的等离子体反应器中。随后，在步骤710中，从蚀刻剂混合物 中撞击出等离子体。在步骤712,利用等离子体蚀刻基板。最后， 在步-骤714，耳又出基氺反。尽管才艮据几个优选实施例描述了本发明，但是存在落入本发明 范围内的变化、改变、和等同替换。例如，尽管结合Lam Research 的等离子体处理系统(例如，ExelanTM、 ExelanTM HP、 ExelanTMHPT、 2300 、 VersysTMStar等)描述了本发明，但是也可使用其它等离 子体处理系统。本发明还可以使用各种直径(例如，200 mm 、 300 mm 等)的基板。此外，也可以使用包括除氧气以外的气体的光刻力交等 离子体蚀刻剂。此外，通过本发明也可以优化其它类型的基^^材泮牛 的蚀刻。还应该注意，存在多种实施本发明方法的可选方式。本发明的优点包括在等离子体处理系统中优化抗蚀能力。其它 的优点可包括4吏由于暴露给基于氧的蚀刻剂而产生的光刻胶损坏 最小化，使蚀刻工艺期间的沟槽和过孔刻面及栅栏最小，将预涂层 作为蚀刻参数，以及基本维持基板重复性。尽管已经公开了示例性实施例和最佳才莫式，但可对所公开的实 施例做出的更改和改变，仍然保持在由所附4又利要求限定的本发明 的主题和精神的范围内。
权利要求
1. 一种在包括等离子体处理室的等离子体处理系统中优化基板材料抗蚀能力的方法，包括以下步骤使预涂气体混合物流入所述等离子体处理室，其中，所述预涂气体混合物对蚀刻剂气流混合物具有亲和力；从所述预涂气体混合物中撞击出第一等离子体；引入包括所述基板材料的基板；使所述蚀刻剂气体混合物流入所述等离子体处理室；从所述蚀刻剂气体混合物中撞击出第二等离子体；以及利用所述第二等离子体蚀刻所述基板，其中，所述第一等离子体在所述等离子体处理室中的一组暴露表面上形成预涂残留物，并且基本上保持所述基板材料的所述抗蚀能力。
2. 根据权利要求1所述的方法，还包括步骤在所述流入预涂物 步骤之前，,吏用无晶室清洁工艺来清洁所述等离子体处理室。
3. 根据权利要求1所述的方法，其中，所述蚀刻剂气体混合物还 包^fe蚀刻剂物。
4. 才艮据一又利要求3所述的方法，其中，所述预涂残留物与所述蚀 刻剂物进行化学作用，以生成钝化物。
5. 根-据权利要求4所述的方法，其中，所述钝化物涂覆所述基板材料。
6. 根据权利要求1所述的方法，其中，所述基板材料包括光刻胶。
7. 根据权利要求1所述的方法，其中，所述基板材料包括BARC。
8. 根据权利要求1所述的方法，其中，所述基板材料包括无机材料。
9. 根据权利要求1所述的方法，其中，所述基板材料包括硅。
10. 4艮据权利要求1所述的方法，其中，所述预涂气体混合物包括o2。
11. 根据权利要求1所述的方法，其中，所述预涂气体混合物包括 HBr。
12. 才艮据权利要求1所述的方法，其中，所述预涂气体混合物包括 Cl2。
13. 一艮据^^又利要-求1所述的方法，其中，所述预涂气体混合物包4舌 He。
14. 根据权利要求1所述的方法，其中，所述预涂气体混合物包括 N2。
15. 根据权利要求1所述的方法，其中，所述预涂气体混合物包括 Ar。
16. 根据权利要求1所述的方法，其中，所述预涂气体混合物包括 CF4。
17. 4艮据斗又利要求1所述的方法, CH2F2。
18. 根据权利要求1所述的方法， CHF3。
19.根据权利要求1所述的方法，其中， CHxFy,其中，x和y是整数。
20. 根据权利要求1所述的方法， SiCl4。
21. 根据权利要求1所述的方法， SF6。
22. 才艮据权利凌-求1所述的方法， NF3。
23. 根据权利要求1所述的方法，
24. 根据权利要求1所述的方法,其中，所述预涂气体混合物包招「 其中，所述预涂气体混合物包括 所述预涂气体混合物包括 其中，所述预涂气体混合物包4舌 其中，所述预涂气体混合物包括 其中，所述预涂气体混合物包括 其中，所述基板为半导体晶片。其中，所述基才反为^皮碌7面才反。
25.—种在包括等离子体处理室的等离子体处理系统中优化基板 材料抗蚀能力的方法，包括以下步骤使用无晶室清洁工艺清洁所述等离子体处理室；寸吏预涂气体混合物流入所述等离子体处理室，其中，所 述预涂气体混合物对蚀刻剂气流混合物具有亲和力；从所述预涂气体混合物中撞击出第 一等离子体；引入包括所述基板材料的基板；-使所述蚀刻剂气体混合物流入所述等离子体处理室；从所述蚀刻剂气体混合物中撞击出第二等离子体；以及利用所述第二等离子体蚀刻所述基板，其中，所述第一等离子体在所述等离子体处理室中的一 组暴露表面上形成钝化物，并且基本上保持所述基板材料的所 述抗蚀能力。
全文摘要
描述了一种在包括等离子体处理室的等离子处理系统中优化基板材料抗蚀能力的方法。该方法包括使预涂气体混合物流入等离子体室，其中，预涂气体混合物对蚀刻剂气体混合物具有亲和力；从预涂气体混合物中撞击出第一等离子体；以及引入包括基板材料的基板。该方法还包括使蚀刻气体混合物流入等离子体处理室；从蚀刻气体混合物中撞击出第二等离子体；以及利用第二等离子体蚀刻基板。其中，第一等离子体在等离子体处理室中的一组暴露表面上形成预涂残留物，并且保持基板材料的抗蚀能力。
文档编号C03C25/68GK101263092SQ200580027666
公开日2008年9月10日 申请日期2005年6月14日 优先权日2004年6月30日
发明者乔治·斯托亚科维奇, 山口叶子, 艾伦·米勒 申请人:朗姆研究公司