的选择信号是决定涉及墨的喷出量的驱动动作的输出数据的一个方式。另外，像素数据是涉及该输出数据的设定的输入数据的一个方式，是用于决定涉及墨的喷出量的驱动动作的输入数据的一个方式。
[0166]关于图7中的STB-n，在η = 1而基于喷嘴群选择信号STB-1驱动Α组的喷嘴群的情况下，关于A组的喷嘴群选择与像素数据(0，0，0)?(1，1，1)对应的驱动波形图案数据，关于与η = 2、3对应的Β组和C组的喷嘴群，不依赖于像素数据而选择(1，1，1，1，1，1，1，0)的驱动波形图案数据。在基于喷嘴群选择信号STB-2驱动Β组的喷嘴群的情况(η =2)以及基于喷嘴群选择信号STB-3驱动C组的喷嘴群的情况(η = 3)下也同样。
[0167]另外，关于虚设通道用的端子out-D，始终选择(1，1，1，1，1，1，1，0)的驱动波形图案数据。
[0168]另外，在所有驱动波形图案数据中，灰阶计数GSC = 0时，作为驱动波形图案数据的值设定有“0”(非喷出波形)。
[0169]缓冲放大器44基于从灰阶控制器43输入的选择信号，生成电平移位到墨喷出机构的压电元件的驱动所需的电压的驱动电压图案。
[0170]图8中示出从缓冲放大器44输出到墨喷出机构的压电元件的驱动电压图案。
[0171]缓冲放大器44从输入端子被提供电压VH1和电压VH2。缓冲放大器44基于从灰阶控制器43输入的各通道为2个的选择信号，如图6的下部所示，在包含喷出波形的驱动信号pulse_timing2为高电平的定时将电压VH1提供至墨喷出机构的压电元件，在包含非动作波形的驱动信号pulse_timingl为高电平的定时将小于电压VH1的电压VH2提供至墨喷出机构的压电元件，在驱动信号pulse_timingl、pulse_timing2均为低电平的期间或选择了驱动信号pulse_timingO的期间，将基准电压(GND)提供至墨喷出机构的压电元件。由此，根据各像素数据而生成包含电压VH1和GND的喷出波形、电压VH2和GND的非动作波形、基准电压(GND)的非喷出波形的驱动电压图案，并被提供至分别对应的墨喷出机构的压电元件。从被提供了这些驱动电压图案的墨喷出机构分别根据驱动电压图案而喷出墨。
[0172]A组?C组的喷嘴列22的动作控制是具体如下进行的。被输入的喷嘴群选择信号STB-1、STB-2、STB-3按该顺序择一性地被设为高电平，在它们处于高电平的选择期间内分别选择A组、B组或C组。在这些选择期间的各个选择期间，灰阶计数GSC通过计数器45从0计数到7，关于被选择的组的喷嘴列22选择与图8的像素数据(0，0，0)?(1，1，1)对应的驱动波形图案数据，关于未被选择的组的喷嘴列22，不依赖于像素数据而选择图8的像素数据(任何)的(1，1，1，1，1，1，1，0)的驱动波形图案数据。当灰阶计数GSC达到7时，通过复位信号RST而灰阶计数GSC被复位，下一个喷嘴群选择信号STB-n选择性地成为高电平。通过这样，按A组?C组的顺序对墨喷出机构的压电元件依次提供驱动电压图案。由此，图3的(a)?(c)的喷出动作按A组?C组的顺序进行。
[0173]<涉及对于寄存器的数据的写入/读出的结构>
[0174]在本实施方式中，寄存器46分别设置在驱动部21所包含的多个驱动电路23中。因而，为了使这些各驱动电路23基于相同的设定进行动作，需要在各驱动电路23的寄存器46中写入有相同的数据。
[0175]为了确认在各寄存器46中写入有相同的数据，将各寄存器46中存储的数据读出并进行比较。
[0176]下面，说明用于对寄存器46进行数据的写入和读出的结构。
[0177]图9是表示驱动电路23的输入输出部49的图。
[0178]输入部61、62、63分别经由缓冲器而与开关81、82、83 (作为输入切换单元的输入切换部47)电连接。开关81、82、83基于输入到输入部65的使能信号regEN，对输入部61、62、63的连接目的地进行切换。具体地说，在使能信号regEN被无效(negate)(处于低电平)时，开关81、82、83将输入部61、62、63分别连接到移位寄存器41。在使能信号regEN被有效(assert)(处于高电平)时，开关81将输入部61连接到寄存器46的输入及开关91，开关82将输入部62连接到逻辑异或电路51的一方的输入，开关83将输入部63连接到逻辑或电路54的一方的输入。
[0179]寄存器46的输出与逻辑异或电路51的另一方的输入及开关92连接。逻辑异或电路51的输出与逻辑与电路53的一方的输入连接。逻辑与电路53的另一方的输入与被输入设定信号regCasc的反相电路52的输出连接。逻辑与电路53的输出与逻辑或电路54的另一方的输入连接。逻辑或电路54的输出与开关93连接。
[0180]开关91、92、93(作为输出切换单元的输出切换部48)分别经由缓冲器而与输出部
71、72、73电连接。开关91、92、93基于输入到输入部65的使能信号regEN，对输出部71、
72、73的连接目的地进行切换。具体地说，在使能信号regEN被无效(处于低电平)时，开关91、92、93将输出部71、72、73分别连接到移位寄存器41。在使能信号regEN被有效(处于高电平)时，开关91将输出部71连接到开关81及寄存器46的输入，开关92将输出部72连接到寄存器46的输出及逻辑异或电路51的输入，开关93将输出部73连接到逻辑或电路54的输出。
[0181]第1级驱动电路231Y的输出部71、72、73分别与第2级驱动电路232Y的输入部
61、62、63电连接。第2级驱动电路232Y的输出部71、72、73分别与第3级驱动电路233Y的输入部61、62、63电连接。第3级驱动电路233Y的输出部71、72、73分别与第4级驱动电路234Y的输入部61、62、63电连接。
[0182]在本实施方式中，第1级驱动电路231Y?第4级驱动电路234Y的输入部61分别对应于第1级设定信息输入部(第1设定信息输入部)、第2级设定信息输入部(第2设定信息输入部)、第3级设定信息输入部(第3设定信息输入部)、第4级设定信息输入部(第4设定信息输入部)，第1级驱动电路231Y?第3级驱动电路233Y的输出部71分别对应于第1级设定信息输出部(第1设定信息输出部)、第2级设定信息输出部(第2设定信息输出部)、第3级设定信息输出部(第3设定信息输出部)。另外，第1级驱动电路231Y?第3级驱动电路233Y的输出部72分别对应于第1级设定输出部(第1设定输出部)、第2级设定输出部(第2设定输出部)、第3级设定输出部(第3设定输出部)。另外，第2级驱动电路232Y?第4级驱动电路234Y的输入部62分别对应于第2级设定输入部(第2设定输入部)、第3级设定输入部(第3设定输入部)、第4级设定输入部(第4设定输入部)。另外，第1级驱动电路231Y?第4级驱动电路234Y的输出部73分别对应于第1级结果输出部(第1结果输出部)、第2级结果输出部(第2结果输出部)(或第2级累积比较结果输出部(第2累积比较结果输出部))、第3级累积比较结果输出部(第3累积比较结果输出部)、第4级累积比较结果输出部(第4累积比较结果输出部)。另外，第2级驱动电路232Y?第4级驱动电路234Y的输入部63分别对应于第2级结果输入部(第2结果输入部)、第3级结果输入部(第3结果输入部)、第4级结果输入部(第4结果输入部)。另外，第1级驱动电路231Y?第4级驱动电路234Y中的包括逻辑异或电路51和逻辑与电路53的部分分别对应于第1级比较部(第1比较部)、第2级比较部(第2比较部)、第3级比较部(第3比较部)、第4级比较部(第4比较部)。
[0183]此外，还能够省略在本实施方式中成为最后级的第4级驱动电路234Y的输出部
71、72。
[0184]输入部66被输入规定的频率的时钟信号，作为涉及像素数据的传输的传输时钟信号DCLK输出到各移位寄存器41，并且作为涉及对于寄存器46的数据的写入、读出的时钟信号regCLK输出到寄存器46。
[0185]输入部67被输入用于对寄存器46执行写入动作、读出动作中的某一个的写入/读出选择信号regRnW，并被输出到寄存器46。
[0186]此外，关于寄存器46的结构，只要是通过输入由地址和数据构成的输入数据regData来对与该地址对应的存储区域写入该数据、而且通过输入地址来读出与该地址对应的存储区域中存储的数据的结构，就可以是任意的结构。例如，既能够将具备多个针对每个地址将(例如16比特的)存储元件排成一列而成的移位寄存器而在输入了地址的情况下从与该地址对应的列的移位寄存器输出(16比特的)数据的存储器装置作为寄存器46，还可以将通过解码器对被输入的地址进行解码并基于解码得到的信息确定要进行写入和读出的数据的位置的存储器装置作为寄存器46。
[0187]〈像素数据的传输〉
[0188]接着，使用图9说明传输像素数据的情况下的驱动电路23的动作。
[0189]在本实施方式中，在进行像素数据的传输的情况下，使能信号regEN被无效，输入部61、62、63以及输出部71、72、73分别与移位寄存器41连接。S卩，开关81、82、83为了将输入到输入部61、62、63的输入数据(像素数据)即用于决定涉及墨的喷出量的驱动动作的输入数据(像素数据)存储到作为规定的存储部的移位寄存器41，而将输入部61、62、63的连接目的地切换到作为规定的电路的移位寄存器41。在该状态下，第1级驱动电路231Y的输入部61、62、63分别被输入3比特的像素数据的各比特值S10、SI1、SI2，并按照传输时钟信号DCLK被传输。另外，被输入的像素数据的一部分作为各比特值S00、S01、S02被传输到后级的驱动电路23。
[0190]<对寄存器的数据的写入>
[0191]另一方面，在对寄存器46写入数据的情况下，使能信号regEN被有效，输入部61及输出部71分别与寄存器46连接。S卩，开关81、82、83为了将输入到输入部61、62、63的输入数据使用于对于寄存器46的规定的设定的写入，而对输入部61、62、63的连接目的地进行切换。在该状态下，第1级驱动电路231Y的输入部61被输入输入数据regData(设定信息)。输入数据regData由与被写入的驱动波形图案数据对应的数据及其写入目的地地址构成。
[0192]图10是表示写入到寄存器46的驱动波形图案数据及其地址的图。在图10中涉及由N0.0?N0.9表示的10个图案(pattern)的驱动波形图案数据的各地址和数据对应于图7的变换表中的N0.0?N0.9的各驱动波形图案数据。
[0193]关于这些N0.0?N0.9的各行，设定有8比特的地址(00000000)?(00001001)。另外，以16比特来表示各驱动波形图案数据。图10的驱动波形图案数据是在以二进制表示由8个“0?2”中的某一个值表示的驱动波形图案数据的情况下的高位比特(1比特)分配到第15比特至第08比特、并将低位比特(0比特)分配到第07比特至第00比特而得到的。例如，当以二进制表示与像素数据(1，0，1)对应的驱动波形图案数据(1，1，2，2，2，2，2，0)时为(01，01，10，10，10，10，10，00)，因此对于像素数据(1，0，1)，在地址(00000101)中，该二进制的驱动波形图案数据的高位比特(00111110)被分配到驱动波形图案数据的15比特至08比特，低位比特(11000000)被分配到07比特至00比特。
[0194]图11是表不对寄存器46与入数据的时序的时间图。另外，图12是表不对地址(00000101)写入驱动波形图案数据(0011111011000000)时的写入时序的例子的时间图。
[0195]写入/读出选择信号regRnW是用于指定对寄存器46进行写入和读出中的哪一个动作的信号。在写入/读出选择信号regRnW为低电平的情况下，寄存器46成为进行写入动作的写入模式，在写入/读出选择信号regRnW为高电平的情况下，成为进行读出动作的读出模式。寄存器46中的用于实现基于写入/读出选择信号regRnW对写入/读出动作进行切换的功能的部分对应于读写切换单元。另外，输入数据regData中的A07?A00表示被写入数据的地址，D15?D00分别表示被写入的驱动波形图案数据的15比特?00比特的各数据。
[0196]对寄存器46的数据的写入是通过如下方式进行的:在写入/读出选择信号regRnW成为低电平且使能信号regEN成为高电平之后，与时钟信号regCLK同步地对寄存器46输入将地址和数据按该顺序包含的输入数据regData。
[0197]此时，在图9中，由于使能信号regEN处于高电平，因此第1级驱动电路231Y的输入部61与寄存器46的输入及输出部71电连接。然后，当输入部61被输入输入数据regData时，输入数据regData按顺序被写入到第1级驱动电路231Y的寄存器46，并且从输出部71输出，并输入到下一级的第2级驱动电路232Y的输入部61。
[0198]由于高电平的使能信号regEN输入到四个驱动电路23的全部，因此各驱动电路23的输入部61和输出部71均成为上述的连接状态。因而，第1级驱动电路231Y的输入部61经由输出部71而与第2级驱动电路232Y的输入部61及寄存器46连接，同样地还与第3级驱动电路233Y、第4级驱动电路234Y的输入部61以及寄存器46连接。在该状态下，通过对第1级驱动电路231Y的输入部61输入输入数据regData，对四个驱动电路23的寄存器46的指定地址同时写入驱动波形图案数据。通过针对与所有驱动波形图案数据分别对应的地址(00000000)?(00001001)进行该动作，所有驱动电路23的寄存器46都被写入驱动波形图案数据。
[0199]<从寄存器的数据的读出>
[0200]接着，说明从寄存器46读出数据时的动作。
[0201]图13是表示从寄存器46读出驱动波形图案数据的时序的时间图。
[0202]在从寄存器46读出数据的情况下，也使使能信号regEN有效，从而在四个驱动电路23的全部中都使输入部61连接到寄存器46的输入及开关91，使输入部62连接到逻辑异或电路51的一方的输入，另外，使输入部63连接到逻辑或电路54的一方的输入，并且使输出部71连接到开关81及寄存器46的输入，使输出部72连接到寄存器46的输出及逻辑异或电路51的输入，另外，使输出部73连接到逻辑或电路54的输出。S卩，开关81、82、83为了将输入到输入部61、62、63的输入数据使用于对于寄存器46的规定的设定的读出，而对输入部61、62、63的连接目的地进行切换。
[0203]从寄存器46的驱动波形图案数据的读出是通过如下方式进行的:在写入/读出选择信号regRnW成为高电平且使能信号regEN成为高电平之后，与时钟信号regCLK同步地对寄存器46输入包含要读出的数据的地址的输入数据regData(设定信息)。当利用输入数据regData来完成了 8比特的地址的输入时，从下一个时钟定时起从寄存器46的输出输出表示与该地址对应的16比特的驱动波形图案数据的读出数据regOutO。
[0204]当第1级驱动电路231Y的输入部61被输入包含要读出的数据的地址的输入数据regData时，该输入数据regData输入到第1级驱动电路231Y的寄存器46，并且还输入到第2级驱动电路232Y、第3级驱动电路233Y、第4级驱动电路234Y的输入部61以及寄存器46。因而，对四个驱动电路23的各寄存器46同时进行读出数据的地址输入，接着从各寄存器46同时读出该被输入的地址的驱动波形图案数据作为读出数据regOutO。
[0205]在本实施方式中，这样通过1次的读出时序从各寄存器46同时读出驱动波形图案数据，在该1次的读出时序中，确认从这些各寄存器46读出的驱动波形图案数据是否一致。下面，说明涉及该数据的一致确认的动作。
[0206]如图9所示，从寄存器