时序控制器、液晶显示器和显示图像的方法

专利名称：时序控制器、液晶显示器和显示图像的方法
技术领域：
本发明涉及一种时序控制器、包括该时序控制器的液晶显示器和在液晶 显示器上显示图像的方法。更具体地讲，本发明涉及一种能够减小电^t干扰
(EMI)的时序控制器和包括该时序控制器的液晶显示器。
背景技术：
液晶显示器包括时序控制器，用于提供多个像素数据；数据驱动器， 用于向多条数据线提供与时序控制器提供的像素数据对应的电压，以显示图 像。
在单通道(single - channel)驱动模式中，时序控制器顺序地向凄t据驱动 器提供多个输入像素数据。通常，高分辨率的液晶显示器需要许多凄t据线， 结果，这种液晶显示器以2-通道驱动模式来驱动。时序控制器将包括多个 数据驱动集成电路(IC)的数据驱动器分为第一数据驱动IC组和第二数据驱 动IC组，并存储被顺序输入的多个像素数据。然后，时序控制器同时向第一 数据驱动IC组和第二数据驱动IC组输出像素数据。为了执行这个才喿作，时 序控制器在第 一存储单元和第二存储单元中分别存储将被提供到第 一数据驱 动IC组的第一图像数据组和将被提供到第二数据驱动IC组的第二图像数据 组。
时序控制器在接收多个像素数据之前对第 一存储单元和第二存4诸单元分 配充足的用于存储第一图像数据组的存储大小。因此，多个数据驱动IC应该 被分为第一数据驱动IC组和第二数据驱动IC组，使得第一图像凝:据组的数 据大小大于第二图像数据组的数据大小。即，包括在第一数据驱动IC组中的 数据驱动IC的数目大于包括在第二数据驱动IC组中的数据驱动IC的数目。
当时序控制器被安装在具有固定形状的电路板上时，时序控制器并不安 装在电路板上的第一数据驱动IC组和第二数据驱动IC组之间，而是安装在 电路板上更靠近第一数据驱动IC组的位置。因此，用于向第一数据驱动IC 组传输像素数据的信号传输线包括弯曲部分，其中，弯曲部分具有等于或小
于90度的内角。此外，时序控制器的安装位置受到限制。结果，发生电磁干
扰(下文中，称作"EMI")。

发明内容
本发明的一方面提供了一种能够减小EMI的时序控制器。 本发明的另一方面提供了一种能够减小EMI的液晶显示器。 本发明的又一方面提供了一种在液晶显示器上显示图像的方法。 然而，本发明不限于上述示例性实施例，通过下面的描述，本领域的技 术人员将清楚地理解本发明的其它实施例。
根据本发明的示例性实施例，时序控制器包括线緩冲存储器；比较单 元，将第一数据信息和第二数据信息进行比较；存储分配单元，根据比较的 结果，将线緩冲存储器划分为第一存储单元和第二存储单元，第一存储单元 和第二存储单元各具有相同的用于存储第二数据信息的存储大小。
根据本发明的另一示例性实施例，液晶显示器包括电路板；时序控制 器，安装在电路板上，存储顺序输入的第l至第n+m像素数据，使得像素数 据被划分为包括第1至第n像素数据的第一图像数据组和包括第n+l至第 n+m像素数据的第二图像数据组，并从所存储的第 一 图^象数据组和第二图像 数据组的每个同时输出像素数据，其中，第一图像数据组的数据大小小于第 二图像数据组的数据大小(m>n);数据驱动器，电连接到电路板，将与像素 数据对应的数据电压提供到多条数据线，并包括第一数据驱动IC组和第二数 据驱动IC组，其中，第一数据驱动IC组包括用于施加与第1至第n像素数 据对应的数据电压的第1至第s数据驱动IC,第二数据驱动IC组具有用于施 加与第n+l至第n+m像素数据对应的数据电压的第s+l至第s+t数据驱动IC, 第一数据驱动IC组的数据驱动IC的数目小于第二数据驱动IC组的数据驱动 IC的数目(t>s);液晶显示面板，根据通过多条数据线施加的数据电压来显 示图像。
根据本发明又一示例性实施例， 一种液晶显示器包括时序控制器，存 储顺序输入的第1至第n+m像素数据，使得像素数据被划分为包括第1至第 n像素数据的第一图像数据组和包括第n+l至第n+m像素数据的第二图像数 据组，并从所存储的第一图像数据组和第二图像数据组的每个同时输出像素 数据；数据驱动器，包括第一数据驱动IC组和第二数据驱动IC组，其中，
第一数据驱动IC组被提供有第1至第n像素数据，并将与第1至第n像素数 据对应的数据电压施加到多条数据线中的部分，第二数据驱动IC组被提供有 第n+l至第n+m像素数据，并将与第n+l至第n+m像素数据对应的数据电 压施加到其它数据线，第一数据驱动IC组包括第1至第s数据驱动IC,第二 数据驱动IC组包括第s+l至第s+t数据驱动IC;电路板，包括安装在其上的 时序控制器，并包括第一信号传输线和第二信号传输线，其中，第一信号传 输线连接在时序控制器和第一数据驱动IC组之间，并传输第1至第n像素数 据，第二信号传输线连接在时序控制器和第二数据驱动IC组之间并传输第 n+l至第n+m像素数据。在液晶显示器中，第一信号传输线和第二信号传输 线中的每条包括第一输出线，设置在电路板的第一层上，并顺序地传输从 时序控制器同时输出的第1至第n像素数据和第n+l至第n+m像素^:据；第 二输出线，设置在电路板的第二层上，并通过通路将通过第一输出线传输的 第1至第n像素数据和第n+l至第n+m像素数据分别传输到第1至第s数据 驱动IC和第s+l至第s+t数据驱动IC。此外，第一输出线可包括多个弯曲部 分，每个弯曲部分的内角等于或大于90度。
根据本发明又一示例性实施例，提供了一种根据通过多条数据线施加的 数据电压来在液晶显示器上显示图像的方法。该方法包括的步骤有将时序 控制器安装在电路板上；存储顺序输入的第1至第n+m像素数据，使得像素 数据被划分为包括第1至第n像素数据的第一图像数据组和包括第n+l至第 n+m像素数据的第二图像数据组。该方法还包括从所存储的第一图像数据组 和第二图像数据组中的每个同时输出像素数据，其中，第一图像数据组的数 据大小小于第二图像数据组的数据大小(m〉n);将数据驱动器电连接到电路 板；将与像素数据对应的数据电压提供到多条数据线。该方法还包括通过具 有第1至第s数据驱动IC的第一数据驱动IC组来施加与第1至第n像素数 据对应的数据电压；通过具有第s+l至第s+t数据驱动IC的第二数据驱动IC 组来施加与第n+l至第n+m像素数据对应的数据电压。第一数据驱动IC组 的数据驱动IC的数目小于第二数据驱动IC组的数据驱动IC的数目(t>s)。
该方法还可包括将第一图像数据组存储到时序控制器内的第一存储单 元；将第二图像数据组存储到时序控制器内的第二存储单元。
该方法还可包括给第 一存储单元和第二存储单元分配足以存储第二图 像数据组的存储大小，其中，第一存储单元和第二存储单元存在于时序控制
器内；将第一图像数据组存储在第一存储单元中；将第二图像数据组存储在 第二存储单元中。
该方法还可包括接收表示第 一 图像数据组的数据大小的第 一数据信息； 接收表示第二图像数据组的数据大小的第二数据信息；将第 一 图像数据组的 数据大小与第二图像数据组的数据大小进行比较；根据比较的结果，将线緩 沖存储器划分为第一存储单元和第二存储单元，第一存储单元和第二存储单 元各具有足以存储第二图像数据组的存储大小。
该方法还可包括将时序控制器安装在电路板中连接到第s数据驱动IC 的部分和连接到第s+l数据驱动IC的部分之间。
该方法还可包括将第一信号传输线连接在时序控制器和第一数据驱动 IC组之间；通过第一信号传输线来传输第l至第n像素数据；将第二信号传 输线连接在时序控制器和第二数据驱动IC组之间；通过第二信号传输线传输 第n+l至第n+m像素数据。


通过参照附图对本发明示例性实施例的详细描述，本发明的以上和其它
方面、特征和优点将变得更清楚，在附图中
图1是示出了根据本发明示例性实施例的示例性液晶显示器的框图； 图2是在示例性实施例中图1中示出的一个像素的等效电路图； 图3是示出了在示例性实施例中图1中示出的时序控制器的框图； 图4是示出了在示例性实施例中在电路板上的图1中示出的数据驱动器
和时序控制器的布置结构的透视图5是示出了4艮据本发明的示例性实施例的示例性时序控制器和包括该
时序控制器的液晶显示器的透视图6是图5中的部分"L"的放大图7是示出了根据本发明另一示例性实施例的示例性时序控制器和包括 该时序控制器的液晶显示器的透视图8是示出了根据本发明又一示例性实施例的示例性时序控制器和包括 该时序控制器的液晶显示器的透视图。
具体实施方式
ii
现在在下文中将参照附图来更充分地描述本发明，在附图中示出了本发 明的实施例。然而，本发明可以以许多不同的形式来实施，并不应该被理解 为限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和 完全的，并将本发明的范围充分传达给本领域的技术人员。相同的标号始终 表示相同的元件。
应该理解的是，当元件被称作在另一元件上时，它可以直接在另一元件 上或者可在其间存在中间元件。相反，当元件被称作直接在另一元件上时， 不存在中间元件。如这里所^使用的，术语"和/或，，包括一个或多个相关所列 项的任意和全部组合。
应该理解的是，虽然术语"第一"、"第二"、"第三"等可在这里用来描 述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层 和/或部分不应该受这些术语限制。这些术语只是用来将一个元件、组件、区 域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离 本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以 被称作第二元件、组件、区域、层或部分。
这里使用的术语只是出于描述特定实施例的目的，而不意在成为本发明 的限制。如这里所^使用的，除非上下文清楚地指出，否则单数形式也意在包 括复数形式。还应该理解的是，术语"包括"和/或"包含"当在说明书中使 用时，其表明所述的特征、区域、整体、步骤、操作、元件和/或组件的存在， 但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或 它们的组的存在或添加。
此外，在此使用相对术语比如"在…下面"、"底部的"、"在…上面"或 "顶部的"来描述在如附图中示出的一 个元件与其它元件的关系。应该理解 的是，相对术语意在包括除了附图中描述的方位之外的装置的不同方位。例 如，如果将一幅附图中的装置翻转，则被描述为在其它元件"下面"的元件 将随后被定位为在其它元件"上面"。因此，根据附图的特定方位，术语"在... 下面"可以包括"在…下面"和"在…上面，，两个方位。类似地，如果将一 幅附图中的装置翻转，则被描述为在其它元件"在...以下"或"在...下方" 的元件将随后被定位为在其它元件"以上"。因此，示例性术语"在,..以下" 或"在…下方，，可以包括"在…以上，，和"在…以下"两个方位。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)
的含义与本发明所属领域的普通技术人员通常理解的含义相同。还应该理解
开的内容中它们的含义一致，并且除非在这里被特定地限定，否则不应该被 理想化的或过度正式地理解。
这里参照作为本发明理想实施例的示意性图示的剖^L图来描述本发明的 示例性实施例。由此，将预料的是由例如制造技术和/或容差造成的图示的形 状的变化。
在下文中，将参照图1至图4来描述根据本发明示例性实施例的示例性
时序控制器和液晶显示器。图1是示出了根据本发明示例性实施例的示例性
液晶显示器的框图。图2是图1中示出的一个像素的等效电路图。图3是示 出了图1中示出的时序控制器的框图。图4是示出了图1中示出的数据驱动 器和时序控制器的布置结构的电路板的透视图。
参照图1,根据本发明示例性实施例的示例性液晶显示器10包括液晶面 板300、时序控制器400、栅极驱动器500、数据驱动器600和设置存储器(setup memory) 700。
在等效电路图中，液晶显示器300包括多条显示信号线Gi-Gn和D!-Dm以及连接到显示信号线并布置成矩阵的多个像素PX。显示信号线Gl _ Gn 和- Dm包括用于传输栅极信号的多条栅极线- Gn和用于传输数据信号 的多条数据线- Dm。
图2是才艮据本发明一个示例性实施例的图1中示出的一个像素PX的等 效电路图。滤色器CF可以形成在第二显示面板200上形成的共电极CE的一 些部分中，以面对形成在第一显示面板IOO上的像素电极PE。每个像素，例 如连接到第i(i=l、 2、 ...p)条栅极线Gj和第j (j=l、 2、…q)条数据线Dj 的一个像素，包括开关元件Q,连接到信号线Gj和Dj;液晶电容器Clc和 存储电容器Cst,连接到开关元件Q。如果有必要的话，可以省略存储电容器 Cst。
设置在时序控制器400外部的图形控制器(未示出)顺序地接收第1至 第n+m像素数据DATrDATn+m，并顺序地输出成对的像素数据。图形控制器 同时输出第一像素数据DATt和第n+1像素数据DATn+1,然后同时输出第2 像素数据DAT2和第n+2像素数据DATn+2。以这种方式，图形控制器从第1 像素数据DAT,和第n+1像素数据DATn+!开始顺序地输出成对的像素数据。
第1至第n+m像素数据DAT广DATn细是施加到与栅极线G广Gn中的一条电连 接的像素PX的像素数据。
更具体地讲，时序控制器400存储被顺序输入的第l至第n+m像素数据 DAIVDAT。+m，使得像素数据被划分为第 一 图像数据组和第二图像数据组， 其中，第一图像数据组包括第1至第n像素数据DA!VDATn，第二图像数据 组包括第n+l至第n+m像素数据DATn+1-DATn+m。第一图像数据组的数据大 小可小于第二图像数据组的数据大小(m > n )。
接着，时序控制器400同时从第一图像数据组和第二图像数据组中的每 个中输出一个像素数据。为了执行这个操作，时序控制器400将第1至第n+m 像素数据DAT! - DAT一存储在时序控制器400中设置的线緩冲存储器(line buffer memory)(未示出)中。
时序控制器400将包括第1至第n像素数据DATrDATn的第 一图像数据 组存储在线緩沖存储器(未示出)的第一存储单元(未示出)中，并将包括 第n+l至第n+m像素数据DATn+广DAT由的第二图像数据组存储在线緩沖存 储器(未示出)的第二存储单元(未示出)中。时序控制器400从设置存储 器700接收第一数据信息SIZE1和第二数据信息SIZE2,并分配第一存储单 元(未示出)和第二存储单元(未示出)的存储大小。第一数据信息SIZE1 和第二数据信息SIZE2分别表示第一图像数据组的数据大小和第二图像数据 组的数据大小。下面将参照图3来描述时序控制器400的详细的操作。
时序控制器400接收输入控制信号，以产生栅极控制信号C0NT2和数据 控制信号C0NT1，并将栅极控制信号CONT2和数据控制信号C0NT1分别 传输到栅极驱动器500和数据驱动器600。
输入控制信号的示例包括垂直同步信号Vsync、水平同步信号Hsync、主 时钟信号MCLK和数据使能信号DE。栅极控制信号CONT2是用于控制栅极 驱动器500的梯:作的信号，并包括垂直起始信号，用于开始栅极驱动器500 的操作；4册极时钟信号，用于确定栅极导通电压的输出时序；输出使能信号， 用于确定栅极导通电压的脉宽。数据控制信号C0NT1是用于控制数据驱动 器的操作的信号，并包括水平起始信号，用于开始数据驱动器的操作；加 载信号，用于指示两个lt据电压的输出。
数据驱动器600从时序控制器400接收像素数据DAT! - DATn+m,并将与 接收的像素数据对应的数据电压提供到多条数据线DrDm。数据驱动器600
被划分为第一数据驱动IC组FRONT,包括第1至第s数据驱动IC DIC—1-DIC—s;第二数据驱动IC组BACK,包括第s+1至第s+t数据驱动IC DIC—s+1-DIC—s+t。
第一数据驱动IC组FRONT通过第一信号传输线OUTLINE—a从时序控 制器400接收第一图像数据组的像素数据DAT! - DATn。第二数据驱动IC组 BACK通过第二信号传输线OUTLINE—b从时序控制器400接收第二图像数 据组的像素数据DATn+1 - DAT
由于存储在时序控制器400中的第一图像数据组的数据大小比第二图像 数据组的数据大小小，因此，第一数据驱动IC组FRONT的数据驱动IC DIC—l-DIC_s的数目可以小于第二数据驱动IC组BACK的数据驱动IC DIC—s+1-DIC—s+t的数目(t > s )。
栅极驱动器500连接到栅极线GrGn，并向栅极线GrGn提供栅极信号， 每个栅才及信号由栅极导通/截止电压(Von和Voff)发生器(未示出)产生的 栅极导通电压Von和栅极截止电压Voff的组合组成。栅极驱动器500基于来 自时序控制器400的栅极控制信号CONT2向栅极线GrG。提供由栅极导通/ 截止电压发生器(未示出)产生的栅极导通电压Von，以导通连接到栅极线 G广Gn的图2中示出的开关元件Q。然后，施加到凄t据线D广Dm的数据电压通 过处于导通状态的开关元件Q被施加到对应的像素PX。
将参照图3来详细描述时序控制器400的下面的操作存储顺序输入的 第1至第n+m像素数据DAT! -DATn+m,使得像素数据被划分为包括第1至 第n像素数据DAT广DATn的第一图像数据组和包括第n+1至第n+m像素数据 DATn+1-DATn+m的第二图像数据组并从第 一 图像数据组和第二图像数据组中 的每个顺序输出像素数据的操作。
如图3所示，时序控制器400包括比较单元410、存储分配单元420和 线緩冲存储器430。
设置存储器700具有存储在其中的表示第一图像数据组的数据大小的第 一数据信息SIZE1和表示第二图像数据组的数据大小的第二数据信息SIZE2。 可以在设置存储器700中存储除了上述之外的用于时序控制器400的操作的 各种数据。例如，可以在设置存储器700中存储用于产生数据控制信号CONT1 和栅极控制信号CONT2的条件。设置存储器700可以是EEPROM (电可擦 除可编程只读存储器)。
比较单元410接收表示第一图像数据组的数据大小的第一数据信息 SIZE1和表示第二图像数据组的数据大小的第二数据信息SIZE2，以比较数 据大小。例如，第一数据信息SIZE1可以是与第一数据驱动IC组FRONT电 连接的数据线的数目，第二数据信息SIZE2可以是与第二数据驱动IC组 BACK电连接的数据线的数目。例如，比较单元410根据比较结果通知存储 分配单元420第一图像数据组和第二图像数据组中存储大小大的那个数据 组。
存储分配单元420根据比较结果CPR将线緩沖存储器430划分为具有相 同存储大小的第一存储单元430_1和第二存储单元430—2。例如，第一存储 单元430—1和第二存储单元430—2可具有能够存储第二图像数据组的存储大 小。线缓冲存储器430存储提供到与栅极线GrGn中的任一条电连接的像素 的第1至第n+m像素数据DAI - DATn+m。
当分配第一存储单元430—1和第二存储单元430—2的存储大小时，存储 分配单元420从图形控制器(未示出)顺序接收第1至第n+m像素数据DAT, -DATn+m。首先，存储分配单元420将顺序输入的第1至第n像素数据DAT！ -0八丁 存储在第一存储单元430_1中。然后，存储分配单元420将顺序输入 的第n+l至第n+m像素数据DATn+广DATn+m存储在第二存储单元430—2中。 随后，存储分配单元420顺序输出来自分别存储在第 一存储单元430—1和第 二存储单元430—2中的第一图像数据组和第二图像数据组的每个的像素数 据。从第一存储单元430—1输出的像素数据DAT\ - DATn被输入到第一数据 驱动IC组FRONT,从第二存储单元430—2输出的像素数据DATn+1-DATn+m 被输入到第二数据驱动IC组BACK。
可选择地，可以将第1至第n像素数据DAT！-DATn存储在第一存储单 元430—1中，可以将第n+l至第n+m像素数据DATn+1-DATn+m中的一些像素 数据存储在第二存储单元430_2中。然后可以将第n+l至第n+m像素数据 DATn+1-DATn+m中的其它的一些像素数据存储在第二存储单元430—2中，并同 时从第一存储单元430—1和第二存储单元430_2中的每个输出像素数据。
时序控制器400将第一图像数据组的数据大小与第二图像数据组的数据 大小比较，并给第一存储单元430—1和第二存储单元430—2分配相同的存储 大小，以存储具有较大尺寸的第二图像数据组。然后，时序控制器400将第 一图像数据组和第二图像数据组分别存储在第一存储单元430—1和第二存储
单元430_2中，并将成对的像素数据分别提供到第一数据驱动IC组FRONT 和第二数据驱动IC组BACK。因此，包括在第一数据驱动IC组FRONT中 的数据驱动IC的数目可以小于包括在第二数据驱动IC组BACK中的数据驱 动IC的数目。
因此，时序控制器400可以安装在电路板上的第一数据驱动IC组FRONT 和第二数据驱动IC组BACK之间。
以下将参照图4来详细描述电路板上的时序控制器400和数据驱动IC的 布置结构。
参照图4,用于输出第1至第n+m像素数据DAT! - DAT。+m的时序控制 器400和多个电路安装在电路板800上，以电连接到多个驱动IC DIC—1-DIC—s+t。虽然没有在图4中示出，但是多个驱动IC DIC—1-DIC—s+t 电连接到液晶面板300 (见图1)，并将与像素数据对应的数据电压施加到多 条数据线(见图1中的标号D广Dm)。
时序控制器400可以布置在第一数据驱动IC组FRONT和第二数据驱动 IC组BACK之间。更具体地讲，时序控制器400可以设置在电路板800中与 第s数据驱动IC DIC_s和第s+1数据驱动IC DIC—s+1连接的部分之间。在这 种情况下，包括在第一数据驱动IC组FRONT中的数据驱动IC DIC—l-DIC一s 的数目可以小于包括在第二数据驱动IC组BACK中的数据驱动IC DIC—s+l-DIC_s+t的数目(t > s )。
当时序控制器400设置在第一数据驱动IC组FRONT和第二数据驱动IC 组BACK之间时，EMI减小，如下面将详细描述的。
图5是示出了根据本发明实施例的时序控制器和包括该时序控制器的液 晶显示器的透视图。图6是图5中的部分L的放大图。在这个实施例中，设 置七个数据驱动IC,电路板801包括第一层820和第二层810。
参照图5和图6,时序控制器401布置在第一数据驱动IC组FRONT和 第二数据驱动IC组BACK之间。
电路板801包括第一信号传输线OUTLINE—a,连接在时序控制器401 和第一数据驱动IC组FRONT之间并在其间传输第1至第n像素数据；第二 信号传输线OUTLINE一b，连接在时序控制器401和第二数据驱动IC组BACK 之间并在其间传输第n+i至第n+m像素数据。
第一信号传输线OUTLINE—a包括第一输出线OUTLINE—la，设置在
电路板801的第一层820上并传输从时序控制器401顺序输出的第1至第n 像素数据；第二输出线OUTLINE—2a,设置在电路板801的第二层810上， 并通过通路(未示出)将来自第一输出线OUTLINE—la的第1至第n像素数 据传输到第一数据驱动IC组FRONT。
第二信号传输线OUTLINE—b包括第一输出线OUTLINE—lb，设置在 电路板801的第一层820上并传输从时序控制器401顺序输出的第n+1至第 n+m像素数据；第二输出线OUTLINE—2b,设置在电路板801的第二层810 上，并通过通^各(未示出)将来自第一输出线OUTLINE—lb的第n+1至第n+m 像素数据传输到第二数据驱动IC组BACK。
因此，从时序控制器401输出的第一图像数据组的像素数据通过电路板 801的第一层820的第一输出线OUTLINE—la传输，并随后通过通路(未示 出)以及电路板801的第二层810的第二输出线OUTLINE—2a被提供到第一 数据驱动IC组FRONT的一个数据驱动IC。此外，从时序控制器401输出的 第二图像数据组的像素数据通过电路板801的第一层820的第一输出线 OUTLINE—lb传输，并随后通过通路(未示出)以及电路板801的第二层810 的OUTLINE—2b被提供到第二数据驱动IC组BACK的一个数据驱动IC。
由于时序控制器401设置在电路板801上的第一数据驱动IC组FRONT 和第二数据驱动IC组BACK之间，因此可以设计第一输出线OUTLINEJa 和OUTLINE—lb的布置结构，使得可以将EMI减到最小。例如，第一输出线 OUTLINE—la和OUTLINE—lb的一些部分可以弯曲，使得弯曲部分的内角 IA1、 IA2、 IA3、 IA4和IA5等于或大于90度，如图6所示。
如果第一数据驱动IC组FRONT的数据驱动IC的数目大于第二数据驱 动IC组BACK的数据驱动IC的数目，则时序控制器401不能设置在具有固 定形状的电路板上的第一数据驱动IC组FRONT和第二数据驱动IC组BACK 之间。在这种情况下，第一输出线OUTLINE—la和OUTLINE—lb具有内角 IA1、 IA2、 IA3、 IA4和IA5等于或小于90度的弯曲部分，这使得EMI增大。
然而，在本发明的该实施例中，由于包括在第一数据驱动IC组FRONT 中的数据驱动IC的数目小于包括在第二数据驱动IC组BACK中的数据驱动 IC的数目，因此时序控制器401可以设置在电路板801上的第一数据驱动IC 组FRONT和第二数据驱动IC组BACK之间，第一输出线OUTLINEJa和 OUTLINE—lb延伸而不具有内角IAl 、 IA2、 IA3、 IA4和IA5等于或小于90
度的弯曲部分，这样使得EMI减小。
图7是示出了时序控制器和包括该时序控制器的液晶显示器的另一示例 性实施例的透^L图。
与上述实施例不同，在图7中示出的实施例中，第一数据驱动IC组 FRONT包括两个数据驱动IC,第二数据驱动IC组BACK包括五个数据驱动 IC。
在这个实施例中，与以上描述的实施例类似地，时序控制器402安装在 电路板802上的第一数据驱动IC组FRONT和第二数据驱动IC组BACK之 间，从而第一输出线OUTLINE—la和OUTLINEJb延伸但没有内角等于或小 于90度的弯曲部分。此外，确保时序控制器402周围的空间，这使得可以在 时序控制器402周围形成提供有用于电路板802的地电压的接地区域。因此， 可以减小由时序控制器402和其上安装有时序控制器402的电路板802产生 的EMI。
图8是示出时序控制器和包括该时序控制器的液晶显示器的又一示例性 实施例的透视图。
参照图8，时序控制器403布置在第一数据驱动IC组FRONT和第二数 据驱动IC组BACK之间。
电路板803包括第一信号传输线，连接在时序控制器403和第一数据 驱动IC组FRONT之间并传输第1至第n像素数据；第二信号传输线，连接 在时序控制器403和第二数据驱动IC组BACK之间并传输第n+l至第n+m 像素数据。
第一信号传输线包括第一输出线OUTLINE—la,连接在时序控制器403 和第s数据驱动IC之间；第二输出线OUTLINE_2a,连接在第一输出线 OUTLINE—la和第1至第s-1数据驱动IC之间。
第二信号输出线包括第一输出线OUTLINE—lb，连接在时序控制器403 和第s+1数据驱动IC之间；第二输出线OUTLINE_2b,连接在第一输出线 OUTLINE—lb和第s+2至第s+t数据驱动IC之间。
虽然已经结合本发明的示例性实施例描述了本发明，但是本领域的技术 人员将清楚的是，在不脱离本发明的精神和范围的情况下，可以对实施例进 行各种更改和变化。因此，应该理解的是，在所有方面中上述实施例不是限 制性的，而是示例性的。
权利要求
1、一种液晶显示器，包括电路板；时序控制器，安装在电路板上，存储顺序输入的第1至第n+m像素数据，使得像素数据被划分为包括第1至第n像素数据的第一图像数据组和包括第n+1至第n+m像素数据的第二图像数据组，并从所存储的第一图像数据组和第二图像数据组的每个同时输出像素数据，其中，第一图像数据组的数据大小小于第二图像数据组的数据大小，即m＞n；数据驱动器，电连接到电路板，将与像素数据对应的数据电压提供到多条数据线，并包括第一数据驱动集成电路组和第二数据驱动集成电路组，其中，第一数据驱动集成电路组具有用于施加与第1至第n像素数据对应的数据电压的第1至第s数据驱动集成电路，第二数据驱动集成电路组具有用于施加与第n+1至第n+m像素数据对应的数据电压的第s+1至第s+t数据驱动集成电路，第一数据驱动集成电路组的数据驱动集成电路的数目小于第二数据驱动集成电路组的数据驱动集成电路的数目，即t＞s；液晶显示面板，根据通过多条数据线施加的数据电压来显示图像。
2、 如权利要求1所述的液晶显示器，其中，时序控制器包括 第一存储单元，存储第一图像数据组；第二存储单元，存储第二图像数据组。
3、 如权利要求2所述的液晶显示器，其中，第一存储单元和第二存储单 元具有相同的存储大小。
4、 如权利要求1所述的液晶显示器，其中，时序控制器包括第一存储单 元和第二存储单元，并给第 一存储单元和第二存储单元分配足以存储第二图 像数据组的存储大小，并分别将第 一图像数据组和第二图像数据组存储在第 一存储单元和第二存储单元中。
5、 如权利要求1所述的液晶显示器，其中，时序控制器包括 线緩沖存储器；比较单元，接收表示第一图像数据组的数据大小的第 一数据信息和表示 第二图像数据组的数据大小的第二数据信息，并将第 一 图像数据组的数据大 小与第二图像数据组的数据大小进行比较；存储分配单元，根据比较的结果，将线緩冲存储器划分为第一存储单元 和第二存储单元，第 一存储单元和第二存储单元各具有足以存储第二图像数 据组的存储大小。
6、 如权利要求5所述的液晶显示器，其中，时序控制器还包括设置存储 器，设置存储器向比较单元提供第 一数据信息和第二数据信息。
7、 如权利要求6所述的液晶显示器，其中第 一数据信息是多条数据线中电连接到第一数据驱动集成电路组的数据 线的数目；第二数据信息是多条数据线中电连接到第二数据驱动集成电路组的数据 线的数目。
8、 如权利要求1所述的液晶显示器，其中，时序控制器安装在电路板中 连接到第s数据驱动集成电路的部分和连接到第s+l数据驱动集成电路的部 分之间。
9、 如权利要求1所述的液晶显示器，其中，电路板包括第一信号传输线，连接在时序控制器和第一数据驱动集成电^各组之间并 传输第1至第n像素数据；第二信号传输线，连接在时序控制器和第二数据驱动集成电路组之间并 传输第n+l至第n+m像素数据， 其中，第一信号传输线包括第一输出线，设置在电路板的第一层上，并顺序地传输乂人时序控制 器输出的第1至第n像素数据；第二输出线，设置在电路板的第二层上，并通过通路将通过第一输 出线传输的第1至第n像素数据传输到第1至第s数据驱动集成电路； 其中，第二信号传输线包括第一输出线，设置在电路板的第一层上，并顺序地传输^人时序控 制器输出的第n+l至第n+m像素凄t据；第二输出线，设置在电路板的第二层上，并通过通路将通过第一 输出线传输的第n+l至第n+m像素数据传输到第s+l至第s+t凄t據驱动集成 电路，其中，所述第1至第n像素数据和所述第n+l至第n+m像素数据 从时序控制器同时输出。
10、 如权利要求9所述的液晶显示器，其中第一输出线，具有多个弯曲部分，每个弯曲部分的内角等于或大于90度。
11、 如权利要求1所述的液晶显示器，其中，电路板包括 第一信号传输线，连接在时序控制器和第一数据驱动集成电3各组之间，并传输第1至第n像素数据；第二信号传输线，连接在时序控制器和第二数据驱动集成电路组之间， 并传输第n+l至第n+m像素数据， 其中，第一信号传输线包括第一输出线，连接在时序控制器和第s数据驱动集成电路之间； 第二输出线，连接在第一输出线和第1至第s-l数据驱动集成电路之间；其中，第二信号传输线包括第一输出线，连接在时序控制器和第s+l数据驱动集成电路之间； 第二输出线，连接在第一输出线和第s+2至第s+t数据驱动集成电路之间。
12、 一种液晶显示器，包括时序控制器，存储顺序输入的第l至第n+m像素数据，使得^f象素数据被 划分为包括第1至第n像素数据的第一图像数据组和包括第n+l至第n+m像 素数据的第二图像数据组，并从所存储的第 一 图像数据组和第二图像数据组 的每个同时输出像素数据；数据驱动器，包括第一数据驱动集成电路组和第二凄t据驱动集成电路组， 其中，第一数据驱动集成电路组被提供有第1至第rW象素数据，并将与第1 至第n像素数据对应的数据电压施加到多条数据线中的部分，其中，第二数 据驱动集成电路組被提供有第n+l至第n+m像素数据，并将与第n+l至第 n+m像素数据对应的数据电压施加到多条数据线中的其它部分，第一数据驱 动集成电路组包括第1至第s数据驱动集成电i 各，第二数据驱动集成电路组 包括第s+l至第s+t数据驱动集成电路；电路板，具有安装在其上的时序控制器，并包括第一信号传^T线和第二 信号传输线，其中，第一信号传输线连接在时序控制器和第一数据驱动集成 电路组之间，并传输第1至第n像素数据，第二信号传输线连接在时序控制 器和第二数据驱动集成电路组之间并传输第n+l至第n+m像素数据，其中，第一信号传输线包括第一输出线，设置在电路板的第一层上，并顺序地传输乂人时序控制 器输出的第1至第n像素数据；第二输出线，设置在电路板的第二层上，并通过通路将通过第一输 出线传输的第1至第n像素数据传输到第1至第s数据驱动集成电路； 其中，第二信号传输线包括第一输出线，设置在电路板的第一层上，并顺序地传输^人时序控 制器输出的第n+l至第n+m像素数据；第二输出线，设置在电路板的第二层上，并通过通路将通过第一 输出线传输的第n+l至第n+m像素数据传输到第s+l至第s+t数据驱动集成 电路，其中，所述第1至第n像素数据和所述第n+l至第n+m ^f象素数据 从时序控制器同时输出，其中，第一输出线具有多个弯曲部分，每个弯曲部分的内角等于或大于 90度。
13、 如权利要求12所述的液晶显示器，其中第一图像数据组的数据大小小于第二图像数据组的数据大小，即m〉n; 第一数据驱动集成电路组的数据驱动集成电路的数目小于第二翁:据驱动 集成电路组的数据驱动集成电路的数目，即t〉s。
14、 如权利要求13所述的液晶显示器，其中，时序控制器安装在电路板 中连接到第s数据驱动集成电路的部分和连接到第s+l数据驱动集成电路的 部分之间。
15、 如权利要求12所述的液晶显示器，其中，时序控制器包括 线緩冲存储器；比较单元，将第一图像数据组的数据大小与第二图像数据组的数据大小 进行比较；存储分配单元，根据比较的结果，将线緩冲存储器划分为第一存储单元 和第二存储单元，第 一存储单元和第二存储单元各具有足以存储第二图像数 据组的存储大小。
16、 如权利要求15所述的液晶显示器，其中，时序控制器还包括设置存 储器，设置存储器向比较单元提供表示第 一 图像数据组的数据大小的第 一数据信息和表示第二图像数据组的数据大小的第二数据信息。
17、 一种时序控制器，包括 线緩冲存储器；比较单元，将第 一数据信息和第二数据信息进行比较； 存储器分配单元，根据比较的结果，将线緩冲存储器划分为第一存储单 元和第二存储单元，第一存储单元和第二存储单元各具有相同的存^f诸大小。
18、 如权利要求17所述的时序控制器，其中第1至第n+m像素数据被顺序地输入并被划分为包括第1至第n像素数 据的第一图像数据组和包括第n+l至第n+m像素数据的第二图像凄丈据组；第 一数据信息表示第 一图像数据组的数据大小，第二数据信息表示第二 图像数据组的数据大小；存储分配单元将线緩冲存储器划分为第一存储单元和第二存储单元，第 一存储单元和第二存储单元各具有与第 一数据信息和第二数据信息中具有较 大的数据大小的那个数据信息对应的存储大小。
19、 如权利要求18所述的时序控制器，其中线緩冲存储器将第 一 图像数据组和第二图像数据组分别存储在第 一存储 单元和第二存储单元中；线緩冲存储器同时输出来自第 一图像数据组和第二图像数据组的每个的 像素数据。
20 、 一种根据通过多条数据线施加的数据电压来在液晶显示器上显示图 像的方法，所述方法包括的步骤有 将时序控制器安装在电路板上；存储顺序输入的第1至第n+m像素数据，使得像素数据被划分为包括第 1至第n像素数据的第一图像数据组和包括第n+l至第n+m像素凝:据的第二 图像数据组；同时从所存储的第 一 图像数据组和第二图像数据组中的每个输出像素数 据，其中，第一图像数据组的数据大小小于第二图像数据组的数据大小，即 m>n;将数据驱动器电连接到电路板；将与像素数据对应的数据电压提供到多条数据线；通过具有第1至第s数据驱动集成电路的第一数据驱动集成电i 各组来施 加与第1至第n像素数据对应的数据电压；通过具有第s+l至第s+t数据驱动集成电路的第二数据驱动集成电路组来 施加与第n+l至第n+m像素数据对应的数据电压，其中，第一数据驱动集成 电路组的数据驱动集成电路的数目小于第二数据驱动集成电路组的数据驱动 集成电路的lt目，即t〉s。
21、 如权利要求20所述的方法，还包括的步骤有 将第 一图像数据组存储到时序控制器内的第 一存储单元； 将第二图像数据组存储到时序控制器内的第二存储单元。
22、 如权利要求20所述的方法，还包括的步骤有给第 一存储单元和第二存储单元分配足以存储第二图像数据组的存储大 小，其中，第一存储单元和第二存储单元存在于时序控制器内； 将第 一 图像数据组存储在第 一存储单元中； 将第二图像数据组存储在第二存储单元中。
23、 如权利要求20所述的方法，还包括的步骤有 接收表示第 一 图像数据组的数据大小的第 一数据信息； 接收表示第二图像数据組的数据大小的第二数据信息；将第 一 图像数据组的数据大小与第二图像数据组的数据大小进行比较； 根据比较的结果，将线缓冲存储器划分为第 一存储单元和第二存储单元， 第一存储单元和第二存储单元各具有足以存储第二图像数据组的存储大小。
24、 如权利要求20所述的方法，还包括的步骤有 将时序控制器安装在电路板中连接到第s数据驱动集成电路的部分和连接到第s+l数据驱动集成电路的部分之间。
25、 如权利要求20所述的方法，还包括的步骤有将第一信号传输线连接在时序控制器和第一数据驱动集成电路组之间； 通过第一信号传输线来传输第1至第n像素lt据； 将第二信号传输线连接在时序控制器和第二数据驱动集成电路组之间；通过第二信号传输线传输第n+l至第n+m像素数据。
全文摘要
本发明提供了一种时序控制器和包括该时序控制器的液晶显示器，该时序控制器能够减小电磁干扰(EMI)。该时序控制器包括线缓冲存储器；比较单元，将第一数据信息和第二数据信息进行比较；存储分配单元，根据比较的结果，将线缓冲存储器划分为第一存储单元和第二存储单元，第一存储单元和第二存储单元各具有相同的存储大小。本发明还提供了一种在包括该时序控制器的液晶显示器上显示图像的方法。
文档编号G09G3/36GK101169922SQ20071014660
公开日2008年4月30日 申请日期2007年8月22日 优先权日2006年10月24日
发明者金宽浒 申请人:三星电子株式会社