使输入和输出同步信号同步的方法和电路、使用该方法和电路的背光驱动器的制作方法

专利名称：使输入和输出同步信号同步的方法和电路、使用该方法和电路的背光驱动器的制作方法
技术领域：
本发明涉及一种使输入和输出同步信号同步的方法和电路，并且尤其涉及这样一种使输入和输出同步信号同步的方法和电路，所述方法和电路可以根据输入同步信号的频率变化来同步输出同步信号，并且限制输入和输出周期，由此防止闪烁，本发明还涉及一种使用所述方法和电路的液晶显示设备的背光驱动器以及一种驱动所述背光驱动器的方法。
背景技术：
利用数字数据显示图像的平板显示设备的代表性例子包括利用液晶的液晶显示器(LCD)设备，利用惰性气体的放电的等离子体显示板(PDP)和使用OLED的有机发光二极管(OLED)显示设备。在这些设备之中，IXD设备已经被广泛地应用于各种领域，诸如TV、监视器、膝上型计算机和蜂窝式电话。液晶显示设备被配置为通过像素矩阵来显示图像，所述像素使用具有各向异性(诸如折射度和介电常数)的液晶的电气和光学特性。液晶显示设备的每个像素基于数据信号经由液晶的定向方向中的变化通过调整穿过偏振片的光的透射率来执行分级(gradation)。这种液晶显示设备包括经由像素矩阵来显示图像的液晶面板，用于驱动所述液晶面板的驱动电路，用于把光照射到液晶面板的背光单元以及用于驱动所述背光单元的背光驱动器。因为LED比常规的灯具有更迅速的发光操作、更高的亮度以及更低的功耗，所以近来已经使用其光源为发光二极管(以下被称为LED)的LED背光单元。LED背光单元发射使用白色LED或红色/绿色/蓝色LED的组合所产生的白光。此外有利地是，LED背光单元不仅可以执行遍及背光单元控制背光亮度的全局变暗(dimming)，而且还可以执行以每个位置为基础即以每个分裂块为基础来控制背光亮度的局部变暗。用于驱动LED背光单元的背光驱动器用于产生脉宽调制(PWM)信号，所述脉宽调制(PWM)信号具有对应于从外部系统(诸如电视机或时序控制器)输入的变暗值的占空比，并且根据PWM信号来调整所述LED背光单元的开启/关闭时间以控制LED背光单元的亮度。背光驱动器利用垂直同步(VSYNC)信号，所述垂直同步信号划分从外部系统输入的图像数据的帧以便使LED背光单元与液晶面板同步。在这种情况下，为了对输入VSYNC信号的频率变化作出响应，背光驱动器通过以每个帧为基础计算VSYNC信号的输入周期来设置输出周期并且使用VSYNC信号的输出周期来产生用于产生PWM信号的占空因素所要求的内部时钟。然而，对于以每个帧为基础来计算VSYNC信号的输入和输出周期来说，如果发生VSYNC信号的突然频率变化，那么常规的背光驱动器会由于突然改变的输入周期而无法设置输出周期，由此难以产生内部时钟。这导致P丽信号的占空比偏离所想要的值。从而，LED背光单元呈现亮度波动，由此遭受图像质量的恶化，诸如在屏幕上出现闪烁。

发明内容
据此，本发明针对一种使输入和输出同步信号同步的方法和电路，一种使用所述方法和电路的液晶显示设备的背光驱动器，以及一种驱动所述背光驱动器的方法，其大体上消除了由于相关技术的限制和缺点所导致的一个或多个问题。本发明的一个目的是提供一种使输入和输出同步信号同步的方法和电路，其可以根据输入同步信号的频率变化甚至在使输入和输出同步信号同步操作期间取决于输出同步信号来产生稳定的内部时钟，还提供了一种使用所述方法和电路的液晶显示设备的背光驱动器，以及一种驱动所述背光驱动器的方法。本发明的另一目的是提供一种使输入和输出同步信号同步的方法和电路，其可以防止输出同步信号由于输入同步信号的频率变化所导致的突然改变，由此防止闪烁，还提供了一种使用所述方法和电路的液晶显示设备的背光驱动器，以及一种驱动所述背光驱动器的方法。本发明的附加优点、目的和特征将在以下描述中部分地加以阐明并且当检验以下内容时对那些本领域普通技术人员来说将部分地变得更加清楚，或者可以通过实践本发明来得知。本发明的目的及其它优点将借助在所描写的说明书及其权利要求以及附图中特别指出的结构来实现和获得。为了实现这些目的及其它优点并且依照本发明的目的，如这里所体现和大体描述，一种使输入和输出同步信号同步的方法包括产生输出同步信号，其中根据输入同步信号的输入周期和所述输出同步信号的先前输出周期之间的比较结果来设置所述输出同步信号的输出周期，并且把所述输出同步信号的输出周期限制在所述先前输出周期的预定的限制范围内。限制输出同步信号的输出周期可以包括把所述输出周期与限制范围相比较，如果所述输出周期在所述限制范围内，那么维持并输出所述输出周期，并且如果所述输出周期脱离所述限制范围，那么把所述输出周期设置为所述限制范围的最小值或最大值以便输出设置的输出周期。输出周期的限制范围可以被预置为“先前输出周期土临界值”，并且所述临界值可以被设置为小于先前输出周期。如果所述输出周期小于所述限制范围，那么输出周期可以被设置为限制范围的最小值并且可以输出最小值的输出周期，并且如果所述输出周期大于限制范围，那么所述输出周期可以被设置为限制范围的最大值并且可以输出最大值的输出周期。产生输出同步信号可以包括检测输入同步信号的第N输入周期，其中N是正整数，判断检测到的第N输入周期是否等于输出同步信号的先前第N-1输入周期，如果检测到的第N输入周期不等于第N-1输出周期，那么检测第N-1输出周期的结束时间和第N输入周期的结束时间之间的差，在检测到的差和第N输入周期之间执行计算，并且把计算的值设置为第N输出周期，并且产生并输出具有设置的第N输出周期的输出同步信号。在检测第N输入周期之后，所述方法可以进一步包括判断检测的第N输入周期是否在预置的参考范围内，并且如果所述第N输入周期脱离所述参考范围，那么产生并输出具有第N-1输出周期的输出同步信号，并且如果所述第N输入周期在所述参考范围内，那么所述方法可以继续判断所述第N输入周期是否等于所述第N-1输出周期。如果所述第N输入周期等于第N-1输出周期，那么所述方法可以进一步包括把第N输入周期设置为第N输出周期并且输出所述第N输出周期。把计算的值设置为第N输出周期可以包括如果第N输入周期变得大于第N-1输出周期，那么把通过向第N输入周期增加检测的差所获得的值设置为第N输出周期，并且如果第N输入周期变得小于第N-1输出周期，那么把通过从第N输入周期减去检测的差所获得的值设置为第N输出周期。同步信号的第N输入周期和第N输出周期可以具有至少一个周期的时间差。输入同步信号的输入周期可以是通过低通滤波多个邻近输入周期所获得的滤波输入周期。依照本发明的另一方面，一种使输入和输出同步信号同步的方法包括低通滤波输入同步信号的多个邻近输入周期以便输出滤波输入周期，并且产生输出同步信号，其中根据在输出同步信号的滤波输入周期和先前输出周期之间的比较结果来设置所述输出同步信号的输出周期。可以通过分别向输入同步信号的当前输入周期和邻近于当前输入周期的多个先前输入周期施加权重并且对结果求和来获得滤波输入周期。依照本发明的另一方面，一种使输入和输出同步信号同步的电路包括:内部同步信号产生单元，用于产生输出同步信号，其中根据输入同步信号的输入周期和输出同步信号的先前输出周期之间的比较结果来设置所述输出同步信号的输出周期，还包括周期限制器，用于把输出同步信号的输出周期限制在先前输出周期的预定的限制范围内。周期限制器可以把所述输出周期与限制范围相比较，如果所述输出周期在所述限制范围内，那么维持并输出所述输出周期，并且如果所述输出周期脱离所述限制范围，那么把所述输出周期设置为所述限制范围的最小值或最大值以便输出设置的输出周期。内部同步信号产生单元可以检测输入同步信号的第N输入周期，其中N是正整数，并且可以判断检测到的第N输入周期是否等于输出同步信号的先前第N-1输入周期，如果检测到的第N输入周期不等于第N-1输出周期，那么可以检测第N-1输出周期的结束时间和第N输入周期的结束时间之间的差，可以在检测到的差和第N输入周期之间执行计算，把计算的值设置为第N输出周期，并且可以产生并输出具有设置的输出周期的输出同步信号。内部同步信号产生单元在检测第N输入周期之后可以判断检测到的第N输入周期是否在预置的参考范围内，并且如果所述第N输入周期脱离所述参考范围，那么产生并输出具有第N-1输出周期的输出同步信号，并且如果所述第N输入周期在所述参考范围内，那么可以判断所述第N输入周期是否等于所述第N-1输出周期。如果第N输入周期等于第N-1输出周期，那么内部同步信号产生单元可以把第N输入周期设置为第N输出周期以输出第N输出周期，如果第N输入周期变得大于第N-1输出周期，那么可以把通过向第N输入周期增加检测的差所获得的值设置为第N输出周期，并且如果第N输入周期变得小于第N-1输出周期，那么可以把通过从第N输入周期中减去检测到的差所获得的值设置为第N输出周期。使输入和输出同步信号同步的电路可以进一步包括低通滤波器，用于向内部同步信号产生单元提供输入周期，所述输入周期是通过低通滤波输入同步信号的多个邻近输入周期所获得的滤波输入周期。依照本发明的另一方面，一种使输入和输出同步信号同步的电路包括:低通滤波器，用于对输入同步信号的多个邻近输入周期执行低通滤波以便输出滤波输入周期，和内部同步信号产生单元，用于产生输出同步信号，其中根据在输出同步信号的滤波输入周期和先前输出周期之间的比较结果来设置所述输出同步信号的输出周期。低通滤波器可以是有限脉冲响应(FIR)滤波器，其通过分别向输入同步信号的当前输入周期和邻近于当前输入周期的多个先前输入周期施加权重并且对结果求和。依照本发明的另一方面，一种驱动液晶显示设备的背光驱动器的方法，包括:产生并输出输出垂直同步信号，所述输出垂直同步信号利用使输入和输出同步信号同步的方法，并根据输入垂直同步信号的输入周期变化而被同步，根据输出垂直同步信号的输出周期来产生内部时钟，并且使用用于驱动背光单元的内部时钟来产生具有预定占空比的脉宽调制信号。依照本发明的进一步方面，一种液晶显示设备的背光驱动器包括:同步电路，用于产生并输出输出垂直同步信号，所述输出垂直同步信号利用使输入和输出同步信号同步的电路，并根据输入垂直同步信号的输入周期变化而被同步，时钟产生单元，用于根据来自所述同步电路的输出垂直同步信号的输出周期来产生内部时钟，和脉宽调制信号产生单元，用于使用用于驱动背光单元的内部时钟来产生具有预定占空比的脉宽调制信号。应当理解，本发明的上述一般描述和以下详细描述是示例性的和解释性的，并且旨在提供对所要求本发明的进一步解释。


附示了本发明的实施例并且与说明书一起用来解释本发明的原理，所述附图用来提供对本发明的进一步理解并且并入并构成本申请的一部分。在附图中:图1是示意地图示依照本发明实施例的液晶显示设备的框图；图2是图示依照本发明第一实施例的背光驱动器的内部配置的框图；图3是图示用于使在图2中图示的背光驱动器的输入和输出信号同步的方法顺序的流程图；图4是详细地图示用于产生在图3中图示的内部垂直同步信号的操作的流程图；图5是图示在图2图示的背光驱动器中频率变快的情况下输入和输出同步信号的同步和输出周期变化的波形图；图6是图示在图2图示的背光驱动器中频率变慢的情况下输入和输出同步信号的同步和输出周期变化的波形图；图7是图示依照本发明第二实施例的背光驱动器的内部配置的框图；图8是图示在图7中图示的FIR滤波器的示例性配置的框图；图9是图示依照本发明第三实施例的背光驱动器的内部配置的框图；图10是图示在图9图示的背光驱动器中频率变快的情况下输入和输出同步信号的同步和输出周期变化的波形图；图11是图示在图9图示的背光驱动器中频率变慢的情况下输入和输出同步信号的同步和输出周期变化的波形图；以及图12是图示在图9图示的背光驱动器中频率重复改变的情况下输入和输出同步信号的同步和输出周期变化的波形图。
具体实施例方式图1是示意地图示依照本发明实施例的液晶显示设备的框图。在图1中图示的液晶显示设备包括液晶面板28、背光单元50、面板驱动单元22，用于驱动所述背光单元50的背光驱动器30和用于控制所述面板驱动单元22和所述背光驱动器30的驱动的时序控制器20，所述面板驱动单元22包括用于驱动所述液晶面板28的数据驱动器24和栅极驱动器26。为了增强图像质量并且降低功耗，时序控制器20用来使用各种数据处理方法校正从外部输入的数据，并且向面板驱动单元22的数据驱动器24输出校正后的数据。例如，假定借助局部变暗方法驱动使用LED的背光单元50，时序控制器20经由数据分析确定以每个块为基础控制背光单元50的亮度所要求的局部变暗值，并且经由局部变暗按照减少的亮度来补偿数据以便输出补偿的数据。为了提高液晶的响应速度，时序控制器20可以根据在邻近帧之间的数据差使用从查找表中选择的过冲值或下冲值来把输入数据校正为过驱动数据以便输出校正后的数据。另外，时序控制器20使用从外部输入的多个同步信号(SP垂直同步信号和水平同步信号)、数据使能信号和点时钟来产生用于控制数据驱动器24的驱动时序的数据控制信号和用于控制栅极驱动器26的驱动时序的栅极控制信号。时序控制器20分别向数据驱动器24和栅极驱动器26输出产生的数据控制信号和栅极控制信号。数据控制信号可以包括用于控制数据信号的锁存的源开始脉冲和源采样时钟、用于控制数据信号的极性的极性控制信号以及用于控制数据信号的输出持续时间的源输出使能信号。栅极控制信号可以包括用于控制栅极信号的扫描的栅极启始脉冲和栅极移位时钟，以及用于控制栅极信号的输出持续时间的栅极输出使能信号。面板驱动单元22包括用于驱动液晶面板28的多个数据线DL的数据驱动器24和用于驱动液晶面板28的多个栅极线GL的栅极驱动器26。数据驱动器24响应于来自时序控制器20的数据控制信号把图像数据从所述时序控制器20提供到液晶面板28的多个数据线DL。数据驱动器24使用伽马电压把从时序控制器20输入的数字数据转换为正极性/负极性的模拟数据信号，并且每当每个栅极线GL被驱动时把所述数据信号提供到数据线DL。数据驱动器24采取至少一个数据集成电路(IC)的形式。因此，数据驱动器24可以被安装在电路薄膜上，诸如带载封装(Tape CarrierPackage TCP)、膜上芯片(Chip On Film COF)和柔性印刷电路(Flexible Printed CircuitFPC)薄膜，并且可以使用卷带自动接合(Tape Automatic Bonding TAB)方法被附着到液晶面板28上，或者可以使用玻璃上芯片(Chip On Glass COG)方法被安装到液晶面板28上。栅极驱动器26响应于来自时序控制器20的栅极控制信号顺序地驱动在液晶面板28的薄膜晶体管阵列中形成的多个栅极线GL。栅极驱动器26在每个栅极线GL的每个相应扫描持续时间期间提供扫描脉冲的栅通电压，并且在驱动其它栅极线GL的其余周期期间提供栅断电压。栅极驱动器26采取至少一个栅极IC的形式。因此，数据驱动器24可以被安装在电路薄膜上，诸如带载封装(Tape Carrier Package TCP)、膜上芯片(Chip On FilmCOF)和柔性印刷电路(Flexible Printed Circuit FPC)薄膜,并且可以使用卷带自动接合(Tape Automatic Bonding TAB)方法被附着到液晶面板28上，或者可以使用玻璃上芯片(Chip On Glass COG)方法被安装到液晶面板28上。另外，栅极驱动器26可以使用板内栅型(Gate In Panel GIP)方法被嵌入到液晶面板28中并且可以随像素阵列一起在薄膜晶体管基板上形成。液晶面板28包括上面形成有滤色器阵列的滤色器基板、上面形成有薄膜晶体管阵列的薄膜晶体管基板、在所述滤色器基板和所述薄膜晶体管基板之间的液晶层以及分别被附着到所述滤色器基板的外表面和所述薄膜晶体管基板的偏振片。液晶面板28经由多个像素的矩阵来显示图像。每个像素经由红、绿和蓝色子像素的组合来产生想要的颜色，所述子像素根据数据信号通过改变液晶的取向来调整光透射率。每个子像素包括被连接到相应栅极线GL和数据线DL的薄膜晶体管TFT以及被并联连接到所述薄膜晶体管TFT的液晶电容器Clc和存储电容器Cst。液晶电容器Clc被通过薄膜晶体管TFT被提供到像素电极的数据信号和被提供到公共电极的公共电压Vcom之间的电压差充电，并且使用充电的电压来驱动液晶以调整光透射率。存储电容器Cst帮助稳定地维持被充电到液晶电容器Clc的电压。液晶层可以由诸如扭转向列(TN)模式或垂直取向(VA)模式之类的垂直电场来驱动，或者由诸如平面内切换(IPS)模式或边缘场切换(FFS)模式之类的水平电场来驱动。背光单元50包括垂直型或边缘型LED背光，所述背光单元50由背光驱动器30拆分驱动为多个块以便把光照射到液晶面板28上。在垂直型LED背光的情况下，遍及显示区域布置LED阵列以便面对液晶面板28。在边缘型LED背光的情况下，LED阵列被配置成面对光导板的至少两个边缘，所述光导板面对液晶面板28，从而从LED阵列照射的光被经由所述光导板转换为平面光由此指向所述液晶面板28。背光驱动器30根据来自外部系统或时序控制器20的变暗值而以每个LED块为基础驱动LED背光单元50，由此以每个块为基础来控制亮度。假定背光单元50被拆分驱动为多个端口区域，那么可以提供多个背光驱动器30以便独立地驱动多个端口区域。背光驱动器30通过以每个块为基础产生具有对应于变暗值的占空比的脉宽调制(PWM)信号来驱动背光单元50，并且以每个LED块为基础来对应于产生的PWM信号提供LED驱动信号。在这种情况下，为了使LED背光单元50与液晶面板28同步，背光驱动器30利用垂直同步信号(以下称为“VSYNC”)来产生PWM信号，所述垂直同步信号是从外部系统或时序控制器20输入的帧划分信号。特别地是，为了自适应地对输入VSYNC的频率变化作出响应，背光驱动器30产生并输出内部VSYNC，其中根据在以每个帧为基础(以每个周期为基础)的输入VSYNC的输入周期和内部VSYNC的先前输出周期之间的比较结果来设置所述内部VSYNC的输出周期。本发明的申请人在(2010年12月31日提交的)韩国专利申请号10-2010-0140615中详细地公开了一种用于使输入VSYNC和输出VSYNC同步的方法。在先前专利申请中公开的同步方法中，为了使输入VSYNC和输出VSYNC互相同步，背光驱动器30以每个帧为基础(以每个周期为基础)检测输入VSYNC的输入周期，并且把检测到的输入周期与内部VSYNC的先前输出周期相比较。如果输入VSYNC的输入周期等于内部VSYNC的先前输出周期，那么背光驱动器30产生并输出内部VSYNC，所述内部VSYNC的输出周期等于输入周期(即先前输出周期)。另一方面，如果输入VSYNC的输入周期不等于内部VSYNC的先前输出周期，那么背光驱动器30检测在输入周期的结束时间和先前输出周期的结束时间(即当先前输出周期将结束时的时间)之间的差，并且按照该差来调整所述输入周期。背光驱动器30把调整的输入周期设置为输出周期，由此产生并输出具有设置的输出周期的内部VSYNC。另外，为了防止输出周期由于输入VSYNC的输入周期的突然变化而突然改变，背光驱动器30进一步限制了输入周期和/或输出周期。作为用于限制内部VSYNC的周期的方法，背光驱动器30采用用于限制在先前输出周期的预定范围内的当前输出周期的方法和/或用于经由有限脉冲响应(FIR)滤波来限制输入周期的方法，其中向多个邻近输入周期施加权重来反映当前输入周期中的结果。依照这种方式，背光驱动器30可以产生稳定的内部VSYNC,即便输入VSYNC的频率(周期)突然改变，所述内部VSYNC的输出周期也只有有限的变化宽度。接下来，背光驱动器30根据内部(输出)VSYNC的输出周期来产生用于产生PWM信号的占空所要求的内部时钟。背光驱动器30产生PWM信号，所述PWM信号的占空比被预置或者通过对产生的内部时钟计数来根据外部亮度的调节情况进行调整由此使用所述PWM信号来驱动背光单元50。PWM信号具有与内部VSYNC的输出周期相同的周期。如上所述，通过根据在输入VSYNC的输入周期和内部VSYNC的先前输出周期之间的比较结果设置内部VSYNC的输出周期并且把输入和输出周期限制在预定的范围内，即便输入周期突然或重复地改变，背光驱动器30甚至也可以执行输入和输出周期的同步同时防止输出周期的突然改变，并且甚至还可以在同步期间产生并输出稳定的输出同步信号。结果，背光驱动器30可以防止由于输入VSYNC的频率变化而导致的内部时钟的遗漏和同步破坏，可以稳定地产生具有想要占空比的PWM信号，并且可以防止闪烁。同时，为了获得用于比较输入VSYNC的输入周期和内部VSYNC的先前输出周期所要求的计算时间，根据比较结果来调整输入周期并且利用调整的输入周期作为输出周期，背光单元30产生并输出内部VSYNC以便确保所述内部VSYNC与输入VSYNC具有大约至少一个帧(一个周期)的延迟时间。在使输入VSYNC和输出VSYNC互相同步之前，即在把输入VSYNC的输入周期与内部VSYNC的先前输出周期相比较之前，背光单元30可以另外执行把检测的输入周期与包括预置最小极限值MIN和预置最大极限值MAX的参考范围相比较的操作，然后可以根据比较结果来有选择地执行使输入VSYNC和内部VSYNC互相同步的操作。例如，如果输入VSYNC的检测输入周期在参考范围内，那么背光驱动器30把输A VSYNC的输入周期与内部VSYNC的先前输出周期相比较，并且根据比较结果来优先输入VSYNC和内部VSYNC的同步。另一方面，如果输入VSYNC的检测输入周期脱离参考范围，那么背光驱动器30产生并输出内部VSYNC，所述内部VSYNC在不使输入VSYNC和内部VSYNC同步的情况下连续地维持先前输出周期。关于VSYNC的周期的参考范围由设计者预置并且被存储在背光驱动器30的内部寄存器中。依照这种方式，即便输入VSYNC脱离参考范围并且由于外部噪声等而不稳定，背光驱动器30也可以产生并输出稳定的内部VSYNC。
图2是图示依照本发明第一实施例的背光驱动器的内部配置的框图，并且图3是图示用于使在图2中图示的背光驱动器的输入VSYNC和输出VSYNC同步的方法的顺序的流程图。在图2中图示的背光驱动器30包括内部VSYNC产生单元52、周期限制器54、内部时钟(以下被称为PCLK)产生单元56以及PWM产生单元58，它们彼此串联连接。内部VSYNC产生单元52以每个周期为基础检测输入VSYNC的输入周期I_VSYNC，把检测的输入周期与先前输出周期相比较，并且产生并输出内部VSYNC 0_VSYNC_A，根据比较结果来设置所述内部VSYNC的输出周期0_VSYNC_A (SlOO)0更特别地是，内部VSYNC产生单元52检测从外部系统或时序控制器20输入的输入VSYNC I_VSYNC的输入周期，并且判断检测的输入周期是否在预置的周期参考范围MIN MAX内。如果输入周期脱离参考范围MIN MAX，那么内部VSYNC产生单元52产生并输出用于维持先前输出周期的内部VSYNC 0_VSYNC。如果输入周期在参考范围MIN MAX内，那么内部VSYNC产生单元52判断输入周期是否等于先前输出周期。如果输入VSYNCI_VSYNC的输入周期等于内部VSYNC 0_VSYNC的先前输出周期，那么内部VSYNC产生单元52把输入VSYNC I_VSYNC的输入周期设置为输出周期，并且产生并输出具有设置输出周期的内部VSYNC 0_VSYNC_A。另一方面，如果输入VSYNC I_VSYNC的输入周期不等于内部VSYNC0_VSYNC的先前输出周期，那么内部VSYNC产生单元52检测在输入周期的结束时间和先前输出周期的结束时间(即当先前输出周期将结束时的时间)之间的差，把通过计算(增加或减去)检测的差和输入周期所获得的值设置为输出周期，并且产生并输出具有设置的输出周期的内部VSYNC 0_VSYNC_A。 周期限制器54把从内部VSYNC产生单元52提供的内部VSYNC0_VSYNC_A的输出周期限制在先前输出周期的预定范围内，以输出限制的输出周期(S200到S204)。更具体地说，周期限制器54把内部VSYNC 0_VSYNC的当前输出周期0_VSYNC [n]与来自先前输出周期0_VSYNC[n-l]的预定限制范围0_VSYNC[n-l] 土LMT相比较，其中LMT是临界值(S200)。如果判断当前输出周期0_VSYNC[n]在限制范围0_VSYNC[n_l] 土LMT内，那么周期限制器54产生并输出具有当前输出周期0_VSYNC [n]的内部VSYNC0_VSYNC_B (S202)。另一方面，如果判断内部VSYNC 0_VSYNC的当前输出周期0_VSYNC[n]脱离限制范围0_VSYNC[n-l] 土LMT，那么周期限制器54把限制范围0 VSYNC[n_l] 土LMT (即“先前输出周期0_VSYNC[n-l] 土临界值LMT”)设置为输出周期，并且产生并输出具有设置的输出周期的内部VSYNC 0_VSYNC_B。如果当前输出周期0_VSYNC [n]小于限制范围0_VSYNC[n-1] 土LMT，那么输出周期被设置为“先前输出周期0_VSYNC[n_l]_临界值LMT”。另一方面，如果当前输出周期0_VSYNC[n]大于限制范围0_VSYNC[n-l] 土LMT，那么输出周期被设置为“先前输出周期0_VSYNC[n-l]+临界值LMT”。这里，用于限制内部VSYNC的输出周期0_VSYNC的临界值LMT在实验上被设计者预置为在先前输出周期的范围内的适当值并且被存储在内部寄存器中。例如，用于限制内部VSYNC的输出周期0_VSYNC的临界值LMT可以被设置在先前输出周期的±10%以内。周期限制器54向PCLK产生单元56输出内部VSYNC 0_VSYNC_B。另外，如果多个背光驱动器被级联，那么周期限制器54可以向下一级背光驱动器输出内部VSYNC 0_VSYNC_B。PCLK产生单元56基于从周期限制器54提供的内部VSYNC0_VSYNC_B的输出周期产生并输出内部时钟PCLK。PWM产生单元58使用从PCLK产生单元56提供的内部时钟PCLK，产生PWM信号，所述PWM信号具有基于从外部系统或时序控制器20输入的变暗值的占空比，并且PWM产生单元58把所述PWM信号输出到背光单元50。图4是详细地图示在图3中图示的内部VSYNC产生操作SlOO的流程图。在操作S2中，内部VSYNC产生单元52检测输入VSYNC I_VSYNC的当前第N周期，其中N是正整数。内部VSYNC I_VSYNC的输入周期通过对在背光驱动器30中产生的系统时钟SCLK进行计数来检测。内部VSYNC产生单元52把检测的第N输入周期存储在内部寄存器中。内部VSYNC产生单元52以每个周期为基础检测输入周期以便更新在内部寄存器中存储的输入周期。在操作S4中，内部VSYNC产生单元52把在操作S2中检测的输入VSYNCI_VSYNC的第N输入周期与预置的周期参考范围MIN MAX相比较，并且判断所述第N输入周期是否在周期参考范围MIN MAX内。关于输入VSYNCI_VSYNC的周期参考范围MIN MAX由设计者预置以防止噪声等，并且被存储在背光驱动器30的内部寄存器中。如果在操作S4中判断输入VSYNC I_VSYNC的第N输入周期脱离周期参考范围MIN MAX (否)，那么内部VSYNC产生单元52继续至操作S6。在操作S6中，内部VSYNC产生单元52产生并输出第N内部VSYNC0_VSYNC_A，所述第N内部VSYNC 0_VSYNC_A的输出周期等于在内部寄存器中存储的先前第N-1输出周期。换句话说，如果判断输入VSYNCI_VSYNC的第N输入周期小于参考范围MIN MAX的下限值MIN，或者大于参考范围MIN MAX的上限值MAX，那么内部VSYNC产生单元52把先前第N-1输出周期设置为第N输出周期，由此稳定地产生并输出第N内部VSYNC 0_VSYNC_A。因此，即便输入VSYNC I_VSYNC由于外部噪声等而不稳定，内部VSYNC产生单元52也可以产生并输出稳定的内部VSYNC0_VSYNC。内部VSYNC产生单元52存储产生的内部VSYNC 0_VSYNC_A的第N输出周期并且把它用作下一周期中的先前周期值。另一方面，如果在操作S4中判断输入VSYNC I_VSYNC的第N输入周期在周期参考范围MIN MAX内(是)，那么内部VSYNC产生单元52继续至操作S8。在操作S8中，内部VSYNC产生单元52把在寄存器中存储的输入VSYNC I_VSYNC的第N输入周期与内部VSYNC0_VSYNC_A的先前第N-1输出周期相比较，并且判断第N输入周期是否等于先前的第N-1输出周期。如果在操作S8中判断输入VSYNC I_VSYNC的第N输入周期等于内部VSYNC 0_VSYNC_A的先前第N-1输出周期(是)，那么内部VSYNC产生单元52继续至操作S10。在操作S 10中，内部VSYNC产生单元52把第N输入周期设置为第N输出周期，并且把设置的第N输出周期存储到内部寄存器中。由此，内部VSYNC产生单元52产生并输出具有存储的输出周期的第N内部VSYNC 0_VSYNC_A。另一方面，如果在操作S8中判断输入VSYNC I_VSYNC的第N输入周期不等于内部VSYNC 0_VSYNC的先前第N-1输出周期(否)，那么内部VSYNC产生单元52继续至操作S12。在操作S12中，内部VSYNC产生单元52判断在输入VSYNC I_VSYNC的第N输入周期结束之前内部VSYNC0_VSYNC的第N-1输出周期是否结束。换句话说，内部VSYNC产生单元52判断输入VSYNC I_VSYNC的第N输入周期是否大于第N-1输出周期，即，输入VSYNC I_VSYNC的频率是否增加。如果在操作S12中判断在输入VSYNC I_VSYNC的第N输入周期计算(结束)之前，内部VSYNC 0_VSYNC_A的先前第N-1输出周期结束(是)，换句话说，如果第N输入周期变得大于第N-1输出周期(即，输入VSYNCI_VSYNC的频率增加)，那么内部VSYNC产生单元52继续至操作S14。在操作S 14中，内部VSYNC产生单元52检测内部VSYNC 0_VSYNC_A的第N-1输出周期将结束的时间和输入VSYNC I_VSYNC的第N输入周期的结束时间之间的差。这里，内部VSYNC 0_VSYNC_A的第N-1输出周期将结束时的时间可根据在寄存器中存储的第N-1输出周期值来预测。在操作S16中，内部VSYNC产生单元52把在操作S14中检测的当内部VSYNC 0_VSYNC_A的第N-1输出周期将结束的时间和输入VSYNCI_VSYNC的第N输入周期的结束时间之间的差增加到第N输入周期，并且将和设置为第N输出周期。然后，内部VSYNC产生单元52继续至操作S10，由此产生并输出具有在操作S16中设置的第N输出周期的内部VSYNC0_VSYNC_A0如果在操作S12中判断在输入VSYNC I_VSYNC的第N输入周期计算之前内部VSYNC0_VSYNC_A的先前第N-1输出周期未结束(结束)(否)，换句话说，如果第N输入周期变得小于第N-1输出周期(即，输入VSYNC I_VSYNC的频率降低)，那么内部VSYNC产生单元52继续至操作S18。在操作S18中，内部VSYNC产生单元52检测内部VSYNC 0_VSYNC_A的第N-1输出周期结束时的时间和输入VSYNC I_VSYNC的第N输入周期的结束时间之间的差。在操作S20中，内部VSYNC产生单元52把在操作S18中检测到的在内部VSYNC 0_VSYNC_A的第N-1输出周期结束时的时间和输入VSYNC I_VSYNC的第N输入周期的结束时间之间的差从第N输入周期中减去，并且把结果设置为第N输出周期。然后，内部VSYNC产生单元52继续至操作S10，由此产生并输出具有在操作S20中设置的第N输出周期的内部VSYNC0_VSYNC_Ao图5是图示了在图2图示的背光驱动器中输入VSYNC的频率变快的情况下，输入VSYNC和输出VSYNC的同步以及输出周期的变化的波形图，并且图6是图示了在图2图示的背光驱动器中输入VSYNC的频率变慢的情况下，输入VSYNC和输出VSYNC的同步以及输出周期的变化的波形图。参照图5和6，应当理解，尽管在内部VSYNC产生单元52中产生的内部VSYNC 0_VSYNC_A迅速地遵循输入VSYNC，以便由此在输入VSYNC变快或变慢时与所述输入VSYNC同步，不过因为周期的变化宽度相对较大所以存在闪烁的风险。另一方面，还应当理解，当周期限制器54把输出周期限制在先前输出周期的预定范围内时，即使内部VSYNC 0_VSYNC_B和输入VSYNC的同步被缓慢地执行，周期的变化宽度还是相对较小，这可以防止由于周期的突然变化而导致的闪烁。图7是图示依照本发明第二实施例的背光驱动器的内部配置的框图，并且图8是图示在图7中图示的FIR滤波器51的示例性配置的框图。除代替周期限制器54而在VSYNC产生单元52的输入端提供FIR滤波器51以外，在图7中图示的背光驱动器基本上与在图2中图示的背光驱动器相同，从而省略与图2相一致的配置的详细描述。FIR滤波器51是低通滤波器。FIR滤波器51通过向输入VSYNC I_VSYNC的当前输入周期和多个邻近先前输入周期施加权重来输出关于多个输入周期的平均值以反映在所述当前输入周期中的结果，由此减少输入周期的变化宽度。FIR滤波器51可以在周期地改变输入VSYNC I_VSYNC的输入周期的情况下进一步有效地减少输入周期的变化宽度。例如，如图8中所图示，FIR滤波器51包括:第一到第三触发器FFl到FF3，用于顺序地延迟并输出输入VSYNC I_VSYNC的输入周期I_VSYNC[n](其中n是正整数);第一到第四乘法器61、62、63和64，用于分别向输入VSYNC 1-VSYNC的当前输入周期I_VSYNC[n]和从第一到第三触发器FFl到FF3输出的先前输入周期I_VSYNC[n-l]、I_VSYNC[n_2]和1_VSYNC [n-3]施加权重a_0、a_l、a_2和a_3 ；以及加法器65，用于对在第一到第四乘法器61、62,63和64中已经施加权重的多个先前输入周期求和，以输出滤波输入周期I_VSYNC_FIR。从加法器65输出的输入VSYNC I_VSYNC的滤波输入周期I_VSYNC_FIR如下表示:I_VSYNC_FIR=a_OxI_VSYNC[n]+a_lxI_VSYNC[n_l]+a_2xI_VSYNC[n_2]+a_3xl_VSYNC[n-3]在以上描述中，分别被施加到输入VSYNC 1-VSYNC的当前输入周期I_VSYNC[n]和多个先前输入周期 I_VSYNC[n-l]、I_VSYNC[n-2]和 I_VSYNC[n_3]的权重 a_0、a_l、a_2 和a_3可以被预置为相同的，或者可以被预置为增加或减少接近当前输入周期。在一个例子中，权重a_0、a_l、a_2和a_3可以被同样地设置为1/4。在另一例子中，权重a_0和a_l可以被设置为1/8,权重a_2可以被设置为1/4,并且权重a_3可以被设置为1/2。内部VSYNC产生单元52把来自FIR滤波器51的滤波输入周期I_VSYNC_FIR与先前输出周期相比较，并且产生并输出内部VSYNC0_VSYNC，所述内部VSYNC 0_VSYNC的输出周期根据比较结果来设置。此方法的详细描述由图4的以上描述来代替。由于内部VSYNC产生单元52利用输入周期I_VSYNC_FIR，其中经由FIR滤波来减小输入周期I_VSYNC_FIR的变化宽度，所以与依照第一实施例使用周期限制器54的情况类似，可以限制内部VSYNC
0.VSYNC的输出周期的变化宽度。PCLK产生单元56根据从内部VSYNC产生单元52提供的内部VSYNC0_VSYNC的输出周期产生并输出内部时钟PCLK。PWM产生单元58利用从PCLK产生单元56提供的内部时钟PCLK产生PWM信号，所述PWM信号具有取决于从外部系统或时序控制器20输入的变暗值的占空比，并且PWM产生单元58把所述PWM信号输出到背光单元50。图9是图示依照本发明第三实施例的背光驱动器的内部配置的框图。在图9中图示的第三实施例的背光驱动器是在图2中图示的第一实施例的背光驱动器和在图7中图示的第二实施例的背光驱动器的组合，从而包括分别在VSYNC产生单元52的输入和输出端提供的FIR滤波器51和周期限制器54。省略与以上实施例相一致的配置的详细描述。FIR滤波器51通过向输入VSYNC I_VSYNC的当前输入周期和多个邻近先前输入周期施加权重来输出滤波输入周期I_VSYNC_FIR以反映在所述当前输入周期中的结果，所述滤波输入周期I_VSYNC_FIR具有关于多个输入周期的平均值。内部VSYNC产生单元52把来自FIR滤波器51的滤波输入周期I_VSYNC_FIR与先前输出周期相比较，并且产生并输出内部VSYNC 0_VSYNC_A，根据比较结果来设置所述内部VSYNC 0_VSYNC_A的输出周期。
周期限制器54把从内部VSYNC产生单元52提供的内部VSYNC 0_VSYNC_A的输出周期限制在先前输出周期的预定范围内，并且输出具有限制的输出周期的内部VSYNC 0_VSYNC_B。一种用于限制输出周期的方法与以上图3的描述相同。PCLK产生单元56根据从周期限制器54提供的内部VSYNC 0_VSYNC_B的输出周期来产生并输出内部时钟PCLK。PWM产生单元58使用从PCLK产生单元56提供的内部时钟PCLK产生PWM信号，所述PWM信号具有取决于从外部系统或时序控制器20输入的变暗值的占空比，并且PWM产生单元58把所述PWM信号输出到背光单元50。依照这种方式，背光驱动器使用分别在内部VSYNC产生单元52的输入和输出端提供的FIR限制器51和周期限制器54来限制输入VSYNC和内部VSYNC的输入和输出周期，由此当周期地改变输入VSYNC的周期时防止输入VSYNC和输出VSYNC的同步破坏。图10是图示在图9图示的背光驱动器中频率变快的情况下输入VSYNC和输出VSYNC的同步以及输出周期的变化的波形图，图11是图示在图9图示的背光驱动器中频率变慢的情况下输入VSYNC和输出VSYNC的同步以及输出周期的变化的波形图，并且图12是图示在图9图示的背光驱动器中输入VSYNC的频率重复改变的情况下输入VSYNC和输出VSYNC的同步以及输出周期的变化的波形图。参照图10和11，应当理解，与除FIR滤波器51之外的周期限制器54限制内部VSYNC 0_VSYNC_A的输出周期的情况类似，作为当输入VSYNC变快或变慢时使用FIR滤波器51和周期限制器54限制内部VSYNC 0_VSYNC_A的输入和输出周期的结果，可能实现周期的相对较小的变化宽度以及内部VSYNC 0_VSYNC_A和输入VSYNC的同步，这可以防止由于周期的突然变化所导致的闪烁。这里，对于图8中的FIR滤波器51来说，权重a_0和a_l可以被设置为1/8,权重a_2可以被设置为1/4,并且权重a_3可以被设置为1/2。参照图12，应当理解，当输入VSYNC重复地变快或变慢时，即当周期地重复频率变化时，使用除FIR滤波器51外的周期限制器54只限制内部VSYNC 0_VSYNC_A的输出周期可能使输入VSYNC和输出VSYNC互相不一致达常数周期Tc。另一方面，应当理解，当使用FIR滤波器51和周期限制器54限制内部VSYNC 0_VSYNC_A的输入和输出周期时，因为内部VSYNC 0_VSYNC_B的周期按照输入VSYNC的周期而重复地改变，所以内部VSYNC 0_VSYNC_B与输入VSYNC同步。如从以上描述可明显得知的是，在根据本发明的使输入和输出同步信号同步的方法和电路，一种使用该方法和电路的液晶显示设备的背光驱动器，以及一种用于驱动所述背光驱动器的方法中，作为根据在同步信号的输入周期和先前输出周期之间的比较结果设置输出周期，并且把输入和输出周期限制在预定范围内的结果，即便输入周期突然或重复地改变也可以实现输入和输出周期的同步，同时防止输出周期的突然变化，并且即便在同步期间，也能够产生并输出稳定的输出同步信号。据此，可以通过根据稳定的输出周期产生内部时钟并且稳定地产生具有想要的占空比的PWM信号以驱动背光单元来防止闪烁。尽管本发明的实施例只以举例形式描述了利用背光驱动器使输入VSYNC和内部VSYNC同步的方法，不过用于使输入VSYNC和内部VSYNC互相同步的上述方法可以被应用于利用VSYNC信号的其它设备，并且也可以应用于使除VSYNC信号外的输入和输出同步信号同步的其它方法。
对那些本领域技术人员来说清楚的是:在不脱离本发明的精神或范围的情况下在本发明中可以进行各种修改和改变。从而，本发明旨在覆盖所提供的本发明的修改和改变，只要它们落入所附权利要求及其等效范围之内。
权利要求
1.一种使输入和输出同步信号同步的方法，所述方法包括: 产生输出同步信号，其中根据输入同步信号的输入周期和所述输出同步信号的先前输出周期之间的比较结果来设置所述输出同步信号的输出周期；以及 把所述输出同步信号的输出周期限制在所述先前输出周期的预定的限制范围内。
2.如权利要求1所述的方法，其中限制所述输出同步信号的输出周期包括: 把所述输出周期与所述限制范围相比较； 如果所述输出周期在所述限制范围内，那么维持并输出所述输出周期；并且如果所述输出周期脱离所述限制范围，那么把所述输出周期设置为所述限制范围的最小值或最大值，以输出设置的输出周期。
3.如权利要求2所述的方法，其中所述输出周期的限制范围被预置为“先前输出周期土临界值”，并且所述临界值小于所述先前输出周期。
4.如权利要求3所述的方法，其中: 如果所述输出周期小于所述限制范围，那么所述输出周期被设置为所述限制范围的最小值，并输出所述最小值的输出周期；并且 如果所述输出周期大于所述限制范围，那么所述输出周期被设置为所述限制范围的最大值，并输出所述最大值的输出周期。
5.如权利要求1所述的方法，其中所述产生输出同步信号包括: 检测所述输入同步信号的第N输入周期，其中N是正整数； 判断检测到的第N输入周期是否等于所述输出同步信号的先前第N-1输入周期； 如果检测到的第N输入周期不等于所述第N-1输出周期，那么检测在所述第N-1输出周期的结束时间和所述第N输入周期的结束时间之间的差； 在检测到的差和所述第N输入周期之间执行计算，并且把计算的值设置为第N输出周期；以及 产生并输出具有设置的第N输出周期的输出同步信号。
6.如权利要求5所述的方法，在检测所述第N输入周期之后，进一步包括: 判断检测到的第N输入周期是否在预置的参考范围内；以及 如果所述第N输入周期脱离所述参考范围，那么产生并输出具有所述第N-1输出周期的输出同步信号， 其中如果所述第N输入周期在所述参考范围内，那么所述方法继续判断所述第N输入周期是否等于所述第N-1输出周期。
7.如权利要求5所述的方法，进一步包括如果所述第N输入周期等于所述第N-1输出周期，那么把所述第N输入周期设置为所述第N输出周期并且输出所述第N输出周期， 其中把计算的值设置为所述第N输出周期包括: 如果所述第N输入周期变得大于所述第N-1输出周期，那么把通过向所述第N输入周期增加检测到的差所获得的值设置为所述第N输出周期；并且 如果所述第N输入周期变得小于所述第N-1输出周期，那么把通过从所述第N输入周期减去检测到的差所获得的值设置为所述第N输出周期。
8.如权利要求5所述的方法， 其中所述同步信号的第N输入周期和第N输出周期具有至少一个周期的时间差。
9.如权利要求5所述的方法，其中所述输入同步信号的输入周期是通过低通滤波多个邻近输入周期所获得的滤波输入周期。
10.如权利要求9所述的方法，其中通过分别向所述输入同步信号的当前输入周期和邻近于所述当前输入周期的多个先前输入周期施加权重并且对结果求和来获得所述滤波输入周期。
11.一种使输入和输出同步信号同步的方法，所述方法包括: 低通滤波输入同步信号的多个邻近输入周期以输出滤波输入周期；以及 产生输出同步信号，根据在所述输出同步信号的滤波输入周期和先前输出周期之间的比较结果来设置所述输出同步信号的输出周期。
12.如权利要求11所述的方法，其中通过分别向所述输入同步信号的当前输入周期和邻近于所述当前输入周期的多个先前输入周期施加权重并且对结果求和来获得所述滤波输入周期。
13.一种使输入和输出同步信号同步的电路，所述电路包括: 内部同步信号产生单元，用于产生输出同步信号，其中根据输入同步信号的输入周期和所述输出同步信号的先前输出周期之间的比较结果来设置所述输出同步信号的输出周期；以及 周期限制器，用于把所述输出同步信号的输出周期限制在先前输出周期的预定的限制范围内。
14.如权利要求13所述的电路，其中所述周期限制器把所述输出周期与所述限制范围相比较，如果所述输出周期在所述限制范围内，那么维持并输出所述输出周期，并且如果所述输出周期脱离所述限制范围，那么把所述输出周期设置为所述限制范围的最小值或最大值以输出设置的输出周期。
15.如权利要求14所述的电路，其中所述输出周期的限制范围被预置为“先前输出周期土临界值”，并且所述临界值小于所述先前输出周期。
16.如权利要求15所述的电路，其中: 如果所述输出周期小于所述限制范围，那么所述输出周期被设置为所述限制范围的最小值，并且输出所述最小值的输出周期，并且 如果所述输出周期大于所述限制范围，那么所述输出周期被设置为所述限制范围的最大值，并且输出所述最大值的输出周期。
17.如权利要求13所述的电路，其中所述内部同步信号产生单元检测所述输入同步信号的第N输入周期，其中N是正整数，判断检测到的第N输入周期是否等于所述输出同步信号的先前第N-1输入周期，如果检测到的第N输入周期不等于所述第N-1输出周期，那么检测在所述第N-1输出周期的结束时间和所述第N输入周期的结束时间之间的差，在检测的差和所述第N输入周期之间执行计算，把计算的值设置为第N输出周期，并且产生并输出具有设置的第N输出周期的输出同步信号。
18.如权利要求17所述的电路，其中: 所述内部同步信号产生单元在检测所述第N输入周期之后判断检测的第N输入周期是否在预置的参考范围内；以及 如果所述第N输入周期脱离所述参考范围，那么所述内部同步信号产生单元产生并输出具有所述第N-1输出周期的输出同步信号，并且如果所述第N输入周期在所述参考范围内，那么所述内部同步信号产生单元判断所述第N输入周期是否等于所述第N-1输出周期。
19.如权利要求18所述的电路，其中: 如果所述第N输入周期等于所述第N-1输出周期，那么所述内部同步信号产生单元把所述第N输入周期设置为所述第N输出周期，以便输出所述第N输出周期；如果所述第N输入周期变得大于所述第N-1输出周期，那么所述内部同步信号产生单元把通过向所述第N输入周期增加检测到的差所获得的值设置为所述第N输出周期；并且 如果所述第N输入周期变得小于所述第N-1输出周期，那么所述内部同步信号产生单元把通过从所述第N输入周期减去检测到的差所获得的值设置为所述第N输出周期。
20.如权利要求17所述的电路，其中所述同步信号的第N输入周期和第N输出周期具有至少一个周期的时间差。
21.如权利要求17所述的电路，进一步包括低通滤波器，用于向所述内部同步信号产生单元提供所述输入周期，所述输入周期是通过低通滤波所述输入同步信号的多个邻近输入周期所获得的滤波输入周期。
22.如权利要求21所述的电路，其中所述低通滤波器是有限脉冲响应(FIR)滤波器，用于分别向所述输入同步信号的当前输入周期和邻近于所述当前输入周期的多个先前输入周期施加权重并且对所述结果求和。
23.一种使输入和输出同步信号同步的电路，所述电路包括: 低通滤波器，用于对输入同步信号的多个邻近输入周期执行低通滤波来输出滤波输入周期；以及 内部同步信号产生单元，用于产生输出同步信号，其中根据在所述输出同步信号的滤波输入周期和先前输出周期之间的比较结果来设置所述输出同步信号的输出周期。
24.如权利要求23所述的电路，其中所述低通滤波器是有限脉冲响应(FIR)滤波器，用于分别向所述输入同步信号的当前输入周期和邻近于所述当前输入周期的多个先前输入周期施加权重并且对所述结果求和。
25.—种驱动液晶显示设备的背光驱动器的方法，所述方法包括: 产生并输出输出垂直同步信号，所述输出垂直同步信号利用权利要求1到12中任何一个所述的使输入和输出同步信号同步的方法，并根据输入垂直同步信号的输入周期的变化而被同步； 根据所述输出垂直同步信号的输出周期来产生内部时钟；以及 使用所述内部时钟产生具有预定占空比的脉宽调制信号以驱动背光单元。
26.一种液晶显示设备的背光驱动器，所述背光驱动器包括: 同步电路，用于产生并输出输出垂直同步信号，所述输出垂直同步信号使用权利要求13到24中任何一个所述的使输入和输出同步信号同步的电路，并根据输入垂直同步信号的输入周期的变化而被同步； 时钟产生单元，用于根据来自所述同步电路的输出垂直同步信号的输出周期来产生内部时钟；以及 脉宽调制信号产生单元，用于使用所述内部时钟产生具有预定占空比的脉宽调制信号以驱动背光单元。
全文摘要
公开了用于使输入和输出同步信号同步的方法和电路，所述方法和电路可以根据输入同步信号的频率变化来使输出同步信号同步，并且限制输入和输出周期由此防止闪烁，还公开了一种使用所述方法和电路的液晶显示设备的背光驱动器，以及用于驱动所述背光驱动器的方法。用于使输入和输出同步信号同步的方法包括产生输出同步信号，其中根据在输入同步信号的输入周期和所述输出同步信号的先前输出周期之间的比较结果来设置所述输出同步信号的输出周期，并且把所述输出同步信号的输出周期限制在先前输出周期的预定的限制范围内。
文档编号G09G3/36GK103137087SQ20121029272
公开日2013年6月5日 申请日期2012年8月16日 优先权日2011年12月1日
发明者崔溶佑 申请人:乐金显示有限公司