显示装置的制作方法

本发明涉及一种显示装置，且特别涉及一种显示区域为非矩形的显示装置。

背景技术：

一般的显示装置具有显示区域与非显示区域，显示区域中具有像素结构、闸极线及数据线，非显示区域具有耦接闸极线及数据线的扇出导线，扇出导线耦接至驱动晶片以将闸极信号及数据信号分别传送到闸极线及数据线。因为扇出导线是设置在非显示区域中，并且朝着驱动晶片的方向集中，因此会导致越靠近驱动晶片的位置，显示边框的宽度需容置越多扇出导线。近来由于显示装置的解析度越来越高，使得扇出导线的数目增加，相对地目前市场上对于窄边框的要求是越来越高，因此如何在解析度增加的同时，可维持边框的宽度，甚至缩小边框的宽度，已成为急需解决的问题。特别是对于非矩形的显示装置(例如为智能型手表)来说，要如何达到窄边框的要求是此领域技术人员所关心的议题。

技术实现要素：

本发明的目的在于提供一种显示装置，可以缩小显示装置的边框宽度。

本发明的实施例提出一种显示装置，其包括基板、多个像素结构、多条闸极线及多条数据线、多条第一扇出导线、多条第二扇出导线与至少一个驱动电路。显示装置具有显示区域与非显示区域，显示区域的形状为非矩形。像素结构设置于显示区域内，并且排列为多个像素行与多个像素列。闸极线及数据线设置于显示区域内，其中闸极线耦接像素行并且数据线耦接像素列。 第一扇出导线设置于非显示区域内并耦接闸极线。第二扇出导线设置于非显示区域内并耦接至数据线。驱动电路耦接第一扇出导线与第二扇出导线。第一扇出导线与第二扇出导线是由至少三层不同的导体层形成。

在一些实施例中，至少一条第一扇出导线属于第一导体层，至少两条相邻的第二扇出导线分别属于第二导体层与第三导体层。第一导体层、第二导体层与第三导体层彼此不相同。

在一些实施例中，第一导体层为第一金属层，第二导体层为第二金属层，以及第三导体层为第三金属层。第二金属层形成于第一金属层相对于基板的另一侧，第三金属层形成于第二金属层相对于第一金属层的另一侧。

在一些实施例中，第一导体层为第三金属层，第二导体层为第一金属层，以及第三导体层为第二金属层。第二金属层形成于第一金属层相对于基板的另一侧，第三金属层形成于第二金属层相对于第一金属层的另一侧。

在一些实施例中，第一扇出导线的其中相邻的两条分别属于第三金属层与第四金属层，第四金属层形成于第三金属层相对于第二金属层的另一侧。

在一些实施例中，每条闸极线是分别电性连接其中一个像素行，而每条数据线是分别电性连接其中一个像素列。

在一些实施例中，闸极线中相邻的两条是电性连接像素行的其中之一，而每条数据线是电性连接像素列的其中两个相邻像素列。

在一些实施例中，驱动电路包含闸极驱动电路与数据驱动电路，闸极驱动电路设置在非显示区域中。每条第一扇出导线电性连接至闸极驱动电路的其中之一，第二扇出导线电性连接至数据驱动电路。

在一些实施例中，部分像素结构是同时设置在显示区域与非显示区域中。

在一些实施例中，至少一条第二扇出导线包含属于第二金属层的第一部分与属于第三金属层的第二部分。第二金属层与第三金属层间具有绝缘层，绝缘层具有显露第一部分的开口。第一部分与第二部分是借由导电层彼此电 性连接，其中导电层是直接接触第二部分并且通过开口以直接接触第一部分。

在一些实施例中，至少一条第二扇出导线包含属于第二金属层的第一部分与属于第三金属层的第二部分。第二金属层与第三金属层间具有绝缘层，绝缘层具有显露第一部分的开口，第二部分是通过开口以电性连接第一部分。

在一些实施例中，至少一条第二扇出导线包含属于第二金属层的第一部分与属于第一金属层的第二部分。第一金属层与第二金属层间具有绝缘层，绝缘层具有显露第二部分的开口，第一部分与第二部分是借由导电层彼此电性连接，其中导电层是直接接触第一部分并且通过开口以直接接触第二部分。

在一些实施例中，至少一条第一扇出导线包含属于第一金属层的第一部分与属于第三金属层的第二部分。第一金属层与第三金属层间具有至少一个绝缘层，绝缘层具有显露第一部分的开口。第一部分与第二部分是借由导电层彼此电性连接，其中导电层是直接接触第二部分并且通过开口以直接接触第一部分。

在一些实施例中，至少一条第二扇出导线包含属于第二金属层的第一部分与属于第一金属层的第二部分。第一金属层与第二金属层间具有绝缘层，绝缘层具有显露第二部分的开口，第一部分是通过开口以电性连接第二部分。

在一些实施例中，至少一条第一扇出导线包含属于第一金属层的第一部分与属于第三金属层的第二部分，第一部分与第二部分间具有属于第二金属层的金属垫，第一部分、金属垫以及第二部分是堆叠设置于基板上，并且第一部分、金属垫以及第二部分是彼此电性连接。

与现有技术相比，本发明具有如下有益效果：本发明的显示装置，可以缩小显示装置的边框宽度

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是根据第一实施例绘示显示装置的俯视图。

图2绘示了图1中显示区域110内的像素结构p、闸极线gl(1)～gl(m)以及数据线dl(1)～dl(n)的放大图。

图3至图5分别是三种不同实施例的第一扇出导线fgl(1)～fgl(m)及第二扇出导线fdl(1)～fdl(n)的立体剖面图。

图6是根据第二实施例绘示显示装置200的俯视示意图。

图7是根据第三实施例绘示显示装置300的俯视示意图。

图8是根据第四实施例绘示显示装置400的俯视示意图。

图9是根据第五实施例绘示显示装置500的俯视示意图。

图10是根据第六实施例绘示显示装置600的俯视示意图。

图11绘示了图10中显示区域110内的像素结构、闸极线以及数据线的放大图。

图12a及图12b为具有圆形显示区域的显示装置的部分示意图。

图13是根据第一至第六实施例绘示像素结构p中的薄膜电晶体t的剖面图。

图14与图15是根据第一至第六实施例绘示连接结构的示意图。

图16是根据第一至第六实施例绘示另一连接结构的示意图。

图17是根据第一至六实施例绘示连接结构的示意图。

图18是根据第一至第六实施例绘示另一连接结构的示意图。

具体实施方式

关于本文中所使用的第一、第二、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。另外，关于本文中所使用 的耦接，可指两个元件直接地或间接地作电性连接。也就是说，当以下描述第一物件耦接至第二物件时，第一物件与第二物件之间还可设置其他的物件。

第一实施例

图1是根据第一实施例绘示显示装置的俯视图。请参照图1，显示装置100具有显示区域110与非显示区域120，其中显示区域110的形状为非矩形。在此实施例中显示装置100是实作为手表，但在其他实施例中显示装置100也可以实作为其他的移动装置、家电、汽车的仪表板或任意形式的电子装置，本发明并不在此限。此外，在本实例中的显示区域110的形状为圆形，在其他实施例中，非矩形的显示区域的形状可为椭圆形、三角形、梯形、心形或其他不规则形状，但本发明的非矩形显示区域的形状不以此为限。在本实施例中的非显示区域120的形状与显示区域110的形状同样为圆形，在其他实施例中，非显示区域120的形状也可以与显示区域110的形状不同。

在显示区域110中设置有多个像素(pixel)结构p(在图1中，仅标示一个像素结构p为例)，而这些像素结构p是设置在基板上，并且排列为多条像素行(row)r1～rm与多条像素列(column)c1～cn。显示区域110内包括了多条闸极线gl(1)～gl(m)以及多条数据线dl(1)～dl(n)，闸极线gl(1)～gl(m)分别电性连接像素行r1～rm中的像素结构p，数据线dl(1)～dl(n)分别电性连接素行c1～cm中的像素结构p。接下来请同时参照图1及图2，图2绘示了图1中显示区域110内的像素结构p、闸极线gl(1)～gl(m)以及数据线dl(1)～dl(n)的放大图。每一个像素结构p包含薄膜电晶体t以及与该薄膜电晶体t连接的像素电极pe，其中薄膜电晶体t的闸极g与源极s分别电性连接闸极线gl(1)～gl(m)的其中之一及数据线dl(1)～dl(n)的其中之一，汲极d电性连接像素电极pe。接下来请参照图1，在非显示区域120中设置有驱动电路140、多条第一扇出(fan-out)导线fgl(1)～fgl(m)与多条第二扇出导线fdl(1)～fdl(n)。第一扇出导线fgl(1)～fgl(m)的一端分别电性连接显示区域110中的闸极线gl(1)～gl(m)，并朝驱动电路140的区域延伸，以使第一扇出导线fgl(1)～fgl(m)的另一端电性连接驱动电路140。类似地，第二扇 出导线fdl(1)～fdl(n)的一端分别电性连接显示区域110中的数据线dl(1)～dl(n)，并朝驱动电路140的区域延伸，以使第二扇出导线fdl(1)～fdl(m)的另一端电性连接驱动电路140。

如图1所示，因为显示区域110的形状为非矩形，从显示区域110的中心点朝向往驱动电路140的方向上(在本实施例中是负y轴方向)显示区域110是逐渐缩小，并且显示区域110中的闸极线gl(1)～gl(m)与数据线dl(1)～dl(n)是分别朝x轴方向及y轴方向延伸，因此为了将第一扇出导线fgl(1)～fgl(m)及第二扇出导线fdl(1)～fdl(n)向驱动电路140的区域集中，会使得部分的第一扇出导线与部分的第二扇出导线交错(例如图1左下角第一扇出导线fgl(1)与第二扇出导线fdl(1)、fdl(2)及fdl(3)交错)。为了不使第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)短路，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分的第二扇出导线fdl(1)～fdl(n)是属于不同导体层。导体层的材料可以是金属或是其他合适的导电材料。

此外，如图1所示，第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)均朝驱动电路140的区域延伸，且越往驱动电路140的方向(在本实施例中为负y方向)，扇出导线的密度越高，也就是非显示区域120需容置越多扇出导线，因此边框(border)的宽度大小会被扇出导线(例如第一扇出导线及第二扇出导线)的节距(pitch)大小限制。

因此，若所有的第二扇出导线fdl(1)～fdl(n)都形成在同一层的导体层或是所有的第一扇出导线fgl(1)～fgl(m)都形成在同一层的导体层，因为工艺中曝光、显影及蚀刻的机台能力限制，使得扇出导线的线宽(linewidth)与相邻的扇出导线间的间距(space)无法缩小，以避免扇出导线断线或相邻的扇出导线短路，因此导致这些扇出导线的节距无法缩小而造成很大的边框。因此在此实施例中，相邻的第二扇出导线可以分别形成在不同的导体层或/及相邻的第一扇出导线可以分别形成在不同的导体层，借此可以缩小彼此之间的间距，进而达到窄边框的要求。

举例来说，以目前现有技术的工艺能力，若是相邻的扇出导线是属于同一金属层(例如同属第一金属层或同属第二金属层)，则扇出导线的节距为7微米。若是相邻的扇出导线是分别属于不同金属层(例如分属第一金属层及第二金属层，或是分属第二金属层及第三金属层)，则扇出导线的节距可降为4微米。

如图1所示，在靠近驱动电路140左侧的非显示区域120中，第一扇出导线fgl(1)、fgl(3)…fgl(m-1)是紧密相邻以延伸至驱动电路140，而在靠近驱动电路140左侧的非显示区域120中，第一扇出导线fgl(2)、fgl(4)…fgl(m)是紧密相邻以延伸至驱动电路140，因此相邻的两条第一扇出导线(例如fgl(1)与fgl(3)、fgl(3)与fgl(5)、fgl(2)与fgl(4)、fgl(4)与fgl(6))可以分别属于不同导体层。

同样地，在靠近驱动电路140左上侧的非显示区域120中，第二扇出导线fdl(1)、fdl(2)、fdl(3)、fdl(4)是紧密相邻以延伸至驱动电路140，而在靠近驱动电路140右上侧的非显示区域120中，第二扇出导线fdl(m-2)、fdl(m-1)、fdl(m)是紧密相邻以延伸至驱动电路140，因此相邻的两条第二扇出导线(例如fdl(1)与fdl(2)、fdl(2)与fdl(3)、fdl(m-2)与fdl(m-1)、fdl(m-1)与fdl(m))可以分别属于不同导体层。

因此，为了避免第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)短路，以及缩小扇出导线的布局面积，在本发明中，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分第二扇出导线fdl(1)～fdl(n)属于不同导体层，也就是至少部分的第一扇出导线fgl(1)～fgl(m)是属于一导体层，而至少部分第二扇出导线fdl(1)～fdl(n)属于另一导体层，以避免第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)短路。此外，相邻的两条第二扇出导线或/及相邻的两条第一扇出导线形成在不同的导体层，以缩小第二扇出导线或/及第一扇出导线的节距，进而缩小扇出导线的布局面积。

举例来说，在一些实施例中可以是每条第一扇出导线fgl(1)～fgl(m)是属于一导体层，每条第二扇出导线fdl(1)～fdl(n)是属于另一导体层，但本发 明不以此为限，在其他实施例中，也可以是部分的第一扇出导线fgl(1)～fgl(m)是属于一导体层，部分的第二扇出导线fdl(1)～fdl(n)属于另一导体层。此外，在一些实施例中，可以是第一扇出导线fgl(1)～fgl(m)中每两条相邻的第一扇出导线形成在不同的导体层或/及第二扇出导线fgl(1)～fgl(m)中每两条相邻的第二扇出导线形成在不同的导体层，但本发明不以此为限，在其他实施例中，也可以是部分的第一扇出导线fgl(1)～fgl(m)中每两条相邻的第一扇出导线形成在不同的导体层或/及部分的第二扇出导线fgl(1)～fgl(m)中每两条相邻的第二扇出导线形成在不同的导体层。所属领域具有通常知识者可依据边框宽度与驱动电路位置自行调整第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)的布局设计与配置。

接下来请参照图3、图4及图5，图3至图5分别是三种不同实施例的第一扇出导线fgl(1)～fgl(m)及第二扇出导线fdl(1)～fdl(n)的立体剖面图，其中立体剖面图是对应到非显示区域120中第一扇出导线与第二扇出导线交错的位置。如图3所示，第二扇出导线fdl(i-2)、fdl(i)及fdl(i+2)是属于第一金属层m1，第二扇出导线fdl(i-1)、fdl(i+1)及fdl(i+3)是属于第二金属层m2，第一扇出导线fgl(j-2)、fgl(j)及fgl(j+2)是属于第三金属层m3，第一扇出导线fgl(j-1)及fgl(j+1)是属于第四金属层m4，其中第一金属层m1、第二金属层m2、第三金属层m3以及第四金属层m4是依序设置在基板301上。需说明的是，第一金属层m1与第二金属层m2间、第二金属层m2与第三金属层m3间、以及第三金属层m3与第四金属层m4间分别具有绝缘层(图未示)，以避免彼此间短路。此外，图3虽仅绘示非显示区域120中形成于基板301上的第一扇出导线及第二扇出导线，显示区域110中的像素结构p也同样设置在基板301上。在图3的实施例中，第一扇出导线fgl(j-2)～fgl(j+2)与第二扇出导线fdl(i-2)～fdl(i+3)分属不同金属层，以避免彼此交错时产生短路。此外，相邻的第二扇出导线(例如fdl(i-2)与fdl(i-1)或是fdl(i-1)与fdl(i))是分属不同金属层，并且相邻的第一扇出导线(例如fgl(j-2)与fgl(j-1)或是fgl(j-1)与fgl(j))是分属不同金属层，以缩小扇出导线的节距，进而达 成窄边框(narrowborder)的需求。

需说明的是，虽然在图3的实施例中，相邻的第一扇出导线是分别属于第三金属层m3及第四金属层m4，而相邻的第二扇出导线是分别属于第一金属层m1及第二金属层m2，在其他实施例中，也可以变化为相邻的第一扇出导线是分别属于第一金属层m1及第二金属层m2，而相邻的第二扇出导线是分别属于第三金属层m3及第四金属层m4。

请参照图4，第一扇出导线fgl(j-1)、fgl(j)及fgl(j+1)是属于第一金属层m1，第二扇出导线fdl(i-2)、fdl(i)及fdl(i+2)是属于第二金属层m2，第二扇出导线fdl(i-1)及fdl(i+1)是属于第三金属层m3。接下来请参照图5，第二扇出导线fdl(i-2)、fdl(i)及fdl(i+2)是属于第一金属层m1，第二扇出导线fdl(i-1)、fdl(i+1)及fdl(i+3)是属于第二金属层m2，第一扇出导线fgl(j)及fgl(j+1)是属于第三金属层m3。在图4及图5的实施例中，第一扇出导线与第二扇出导线分属不同金属层，以避免彼此交错时产生短路。此外，相邻的第二扇出导线是分属不同金属层，以缩小相邻第二扇出导线间的间隙，进而降低边框的宽度。与图3的实施例不同的是，图4及图5的第一扇出导线是属于同一金属层，因此相较于图3的实施例需使用四层金属层，图4及图5的实施例仅需使用三层金属层，显示装置的制作成本可大幅降低。虽然图4及图5的第一扇出导线是属于同一金属层，但是相邻的第二扇出导线是分属不同金属层，因此与现有技术中第二扇出导线属于相同金属层相较，图4及图5的实施例同样可达到降低边框宽度，并且较图3的实施例节省成本。

需说明的是，虽然在图4的实施例中第一扇出导线是属于第一金属层m1，相邻的第二扇出导线是分别属于第二金属层m2及第三金属层m3。在其他实施例中，也可以变化为第二扇出导线是属于第一金属层m1，相邻的第一扇出导线是分别属于第二金属层m2及第三金属层m3。

同样地，虽然在图5的实施例中相邻的第二扇出导线是分别属于第一金属层m1及第二金属层m2，第一扇出导线是属于第三金属层m3。在其他实施例中，也可以变化为相邻的第一扇出导线是分别属于第一金属层m1及第二 金属层m2，第二扇出导线是属于第三金属层m3。

具体来说，上述实施例是在非显示区域120中的第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成，其中至少一条第一扇出导线是属于第一导体层，且相邻的两条第二扇出导线是分别属于第二导体层与第三导体层，或是至少一条第二扇出导线是属于第一导体层，且相邻的两条第一扇出导线是分别属于第二导体层与第三导体层，或是相邻的两条第一扇出导线是分别属于第一导体层与第二导体层，且相邻的两条第二扇出导线是分别属于第三导体层与第四导体层，其中第一导体层、第二导体层、第三导体层与第四导体层彼此不相同。这些导体层可以是金属层或是其他合适的导体层。此外，本发明并不限制这些导体层的形成顺序，也就是说第一导体层可以在第二导体层与第三导体层之间，或者第二导体层也可以在第一导体层与第三导体层之间，以此类推。

需说明的是，在图1的实施例中，驱动电路140包括了闸极驱动电路与数据驱动电路。闸极驱动电路与数据驱动电路是设置于同一个晶片中，或是闸极驱动电路与数据驱动电路是制作于显示装置100的薄膜电晶体阵列基板上。举例来说，闸极驱动电路与数据驱动电路中的电晶体可以是与像素结构p中的薄膜电晶体t同时借由低温多晶硅工艺制作于薄膜电晶体阵列基板上。此外，图1虽仅绘示一个驱动电路140，但本发明不限定驱动电路140的个数。

第二实施例

接下来请参照图6，图6是根据第二实施例绘示显示装置200的俯视示意图。图6与图1的差别在于图6的非显示区域120设置有多个接合接脚130，接合接脚130是电性连接第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)。驱动电路140则是设置在可挠式(flexible)电路板150上(例如卷带承载封装(tapecarrierpackage，tcp)或晶粒软模封装(chiponfilm，cof)，并且可挠式电路板150的一侧具有多个第一接合引脚(图未示)以电性连接至多个接合接脚130，另一侧则具有多个第二接合引脚160以电性连接至电路板(图未示)。可挠式电路板150具有多条连接导线(图未示)以将驱动电路 140电性连接至第一接合引脚及第二接合引脚160，进而使得驱动电路140电性连接至接合接脚130以及电路板，使得驱动电路140可提供闸极信号及数据信号至显示区域110中的像素结构p。在本实施例中，驱动电路140包括了闸极驱动电路与数据驱动电路，并且闸极驱动电路与数据驱动电路是设置于同一个晶片中。

如同第一实施例，在本实施例中，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分的第二扇出导线fdl(1)～fdl(n)属于不同导体层，并且相邻的第二扇出导线或/及相邻的第一扇出导线形成在不同的导体层，也就是第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成。

此外，与第一实施例类似，图6虽仅绘示一个驱动电路140，但本发明不限定驱动电路140的个数。

第三实施例

接下来请参照图7，图7是根据第三实施例绘示显示装置300的俯视示意图。图7与图1的差别在于图7的实施例在非显示区域120中设置有闸极驱动电路141与数据驱动电路142，其余部分与图1的实施例类似，在此不再赘述。在非显示区域120中设置有多条第一扇出导线fgl(1)～fgl(m)与多条第二扇出导线fdl(1)～fdl(n)，其中每条第一扇出导线fgl(1)～fgl(m)都耦接至闸极线gl(1)～gl(m)的其中之一与闸极驱动电路141，而每条第二扇出导线fdl(1)～fdl(n)都耦接至数据线dl(1)～dl(n)的其中之一与数据驱动电路142。闸极驱动电路141与数据驱动电路142可以分别实作为闸极驱动晶片与数据驱动晶片，或是其中之一实作为晶片，而另一驱动电路则是制作于显示装置300的薄膜电晶体阵列基板上，或是闸极驱动电路141与数据驱动电路142皆是制作于显示装置300的薄膜电晶体阵列基板上。此外，图7虽仅绘示一个闸极驱动电路141与一个数据驱动电路142，但本发明不限定闸极驱动电路141与数据驱动电路142的个数。

如同第一实施例，在本实施例中，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分的第二扇出导线fdl(1)～fdl(n)属于不同导体层，并且相邻的第二扇出导线或/及相邻的第一扇出导线形成在不同的导体层，也就是第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成。

此外，与第二实施例类似，在其他实施例中，闸极驱动电路141与数据驱动电路142可共同设置在可挠式电路板上或是分别设置在不同的可挠式电路板上，而非显示区域120设置有多个接合接脚，所述多个接合接脚是电性连接第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)。闸极驱动电路141与数据驱动电路142是借由可挠式电路板的接合引脚电性连接至非显示区域120中的接合接脚，进而使得闸极驱动电路141与数据驱动电路142可分别提供闸极信号及数据信号至显示区域110中的像素结构p。

第四实施例

接下来请参照图8，图8是根据第四实施例绘示显示装置400的俯视示意图。图8与图7的差别在于图7的实施例中，闸极驱动电路141与数据驱动电路142是设置于显示区域110下方的非显示区域120中，而在图8的实施例中，数据驱动电路142是设置于显示区域110下方的非显示区域120中，闸极驱动电路141则是设置在显示区域110左侧的非显示区域120中。与图7的实施例相较，因为闸极线gl(1)～gl(m)是朝x轴方向延伸，而图7的闸极驱动电路141是设置在显示区域110的下方，因此图7的第一扇出导线fgl(1)～fgl(m)是电性连接闸极线gl(1)～gl(m)后再往下弯折向闸极驱动电路141的区域集中，且在越接近闸极驱动电路141的非显示区域120中，会有多条平行相邻的第一扇出导线(例如在图7中靠近闸极驱动电路141处具有m条紧密相邻的第一扇出导线fgl(1)～fgl(m))以耦接至闸极驱动电路141，导致图7的非显示区域120需具有较大的宽度。而图8的闸极驱动电路141是设置在显示区域110左侧的非显示区域120中，且闸极线gl(1)～gl(m)是沿着x轴方向延伸，因此第一扇出导线fgl(1)～fgl(m)可分别由闸极驱动电 路141的相对两侧延伸至闸极驱动电路141(举例来说，第一闸极导线fgl(1)、fgl(2)由闸极驱动电路141的一侧延伸至闸极驱动电路141，而第一闸极导线fgl(m-1)、fgl(m)由闸极驱动电路141的一侧延伸至闸极驱动电路141)，因此相较于图7的实施例，图8的实施例更容易达成窄边框的需求。

如同图7的实施例，图8的闸极驱动电路141与数据驱动电路142可以分别实作为闸极驱动晶片与数据驱动晶片，或是其中之一实作为晶片，而另一驱动电路则是制作于显示装置400的薄膜电晶体阵列基板上，或是闸极驱动电路141与数据驱动电路142皆制作于显示装置400的薄膜电晶体阵列基板上。

此外，与第二实施例类似，在其他实施例中，闸极驱动电路141可设置在可挠式电路板上，而数据驱动电路142设置在非显示区域120中，或是闸极驱动电路141可设置在非显示区域120中，而数据驱动电路142设置在可挠式电路板上，或是闸极驱动电路141设置在一可挠式电路板上，而数据驱动电路142设置在另一可挠式电路板上。

如同第一实施例，在本实施例中，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分的第二扇出导线fdl(1)～fdl(n)属于不同导体层，并且相邻的第二扇出导线或/及相邻的第一扇出导线形成在不同的导体层，也就是第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成。

第五实施例

接下来请参照图9，图9是根据第五实施例绘示显示装置500的俯视示意图。在图9的实施例中，非显示区域120中设置有闸极驱动电路210(1)～210(m)与数据驱动电路220，其中闸极驱动电路210(1)～210(m)包含薄膜电晶体，且闸极驱动电路210(1)～210(m)中的薄膜电晶体是与像素结构p中的薄膜电晶体t同时制作于薄膜电晶体阵列基板上。闸极驱动电路210(1)～210(m)也称为整合闸极驱动器(integratedgatedriver，igd)或阵列基板列驱动(gatedriveron array，goa)。每个闸极驱动电路210(1)～210(m)分别包含移位暂存器(shiftregister)电路，且闸极驱动电路210(1)、210(3)…210(m-1)与闸极驱动电路212(2)、210(4)…210(m)分别设置于显示区域110的相对两侧。闸极驱动电路210(1)、210(3)…210(m-1)是分别借由奇数第一扇出导线fgl(1)、fgl(3)…fgl(m-1)电性连接至显示区域110中的奇数闸极线gl(1)、gl(3)…gl(m-1)，而闸极驱动电路210(2)、210(4)…210(m)是分别借由偶数第一扇出导线fgl(2)、fgl(4)…fgl(m)电性连接至显示区域110中的偶数闸极线gl(2)、gl(2)…gl(m)。数据驱动电路220是设置于显示区域110下方的非显示区域120中，显示区域110中的数据线dl(1)～dl(n)是分别借由第二扇出导线fdl(1)～fdl(n)电性连接至数据驱动电路220。然而，本发明并不限制闸极驱动电路210(1)～210(m)与数据驱动电路220的个数与设置位置。举例来说，在图9的实施例中，闸极驱动电路210(1)、210(3)…210(m-1)与闸极驱动电路210(2)、210(4)…210(m)是分别设置于显示区域110的相对两侧，在其他实施例中，闸极驱动电路210(1)～210(m)也可以是设置在显示区域110的一侧。

在本实施例中，数据驱动电路220可以实作为数据驱动晶片或是制作于显示装置500的薄膜电晶体阵列基板上，而闸极驱动电路210(1)～210(m)则是制作于显示装置500的薄膜电晶体阵列基板上。举例来说，闸极驱动电路210(1)～210(m)包含薄膜电晶体，而闸极驱动电路210(1)～210(m)的薄膜电晶体可以是与像素结构p中的薄膜电晶体t同时借由非晶硅(amorphoussilicon)工艺或是低温多晶硅工艺制作于薄膜电晶体阵列基板上。

在本实施例中，至少部分的第一扇出导线fgl(1)～fgl(m)与至少部分的第二扇出导线fdl(1)～fdl(n)属于不同导体层，以避免交错的第一扇出导线与第二扇出导线彼此短路。此外，相邻第二扇出导线是分属不同导体层，以降低边框宽度，也就是第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成。

在本实施例中，因为闸极线gl(1)～gl(m)是朝着x轴方向延伸，而闸极驱动电路210(1)～210(m)是分别设置在非显示区域120中对应闸极线 gl(1)～gl(m)的位置，因此第一扇出导线fgl(1)～fgl(m)是朝着x轴方向分别延伸至闸极驱动电路210(1)～210(m)，使得第一扇出导线fgl(1)～fgl(m)的节距不会影响边框宽度。因此，在本实施例中，第一扇出导线fgl(1)～fgl(m)优选是同属同一导体层，以节省显示装置500的制作成本。但本发明不以此为限，相邻的第一扇出导线也可以是分属不同导体层。

此外，在其他实施例中，数据驱动电路220可设置在可挠式电路板上，借由可挠式电路板的接合引脚电性连接至非显示区域120中的接合接脚，进而数据驱动电路220可提供数据信号至显示区域110中的像素结构p。

第六实施例

接下来请参照图10，图10是根据第六实施例绘示显示装置600的俯视示意图。在图10的实施例中，显示区域110中设置有多个像素结构p(在图10中，仅标示三个像素结构p为例)，而这些像素结构排列为多个像素行r1～rm与像素列c1～cn。显示区域110内包括了多条闸极线gl(1,1)、gl(1,2)、gl(2,1)、gl(2,2)...gl(m,1)、gl(m,2)以及多条数据线dl(1,2)～dl(n-1,n)。图10的实施例与图9的实施例不同处在于，每个像素行耦接两条闸极线，而每两个像素列共用同一条数据线，其余部分与图9类似，在此不再赘述。举例来说，闸极线gl(1,1)、gl(1,2)耦接像素行r1，闸极线gl(2,1)、gl(2,2)耦接像素行r2，而像素列c1、c2共用数据线dl(1,2)，像素列c3、c4共用数据线dl(3,4)。需说明的是，因为相邻数据线间具有两列像素列，因此图10中相邻数据线间的虚线是用来标示两列像素列间的边界。举例来说，数据线dl(1,2)与dl(3,4)间的虚线是用来标示像素列c2及c3的边界。接下来请同时参照图10及图11，图11绘示了图10中显示区域110内的像素结构、闸极线以及数据线的放大图。每个像素结构p包含薄膜电晶体t以及与该薄膜电晶体t连接的像素电极pe，其中薄膜电晶体t的闸极g与源极s分别电性连接闸极线gl(1,1)～gl(m,2)的其中之一及数据线dl(1,2)～dl(n,n-1)的其中之一。举例来说，闸极线gl(1,1)、gl(2,1)、gl(3,1)分别是耦接至像素行r1、r2、r3中奇数个薄膜电晶体t的闸极g，而闸极线gl(1,2)、gl(2,2)、gl(3,2) 分别是耦接至像素行r1、r2、r3中偶数个薄膜电晶体t的闸极g，而数据线dl(1,2)是耦接至像素列c1、c2中薄膜电晶体t的源极s，数据线dl(3,4)是耦接至像素列c3、c4中薄膜电晶体t的源极s。在图10及图11的实施例中是采用双闸极(doublegate)的设计，也就是说每个像素行是耦接至两条闸极线，而两个像素列是共用一条数据线。与现有技术中每个像素行与每个像素列分别耦接一条闸极线与一条数据线相较，图10与图11中双闸极的设计虽然增加闸极线的数目，但可以减少数据线的数目。如图10所示，数据驱动电路320是设置于显示区域110下方的非显示区域120中，闸极驱动电路311(1)～311(m)、312(1)～312(m)则是设置在显示区域110相对两侧的非显示区域120中。每个闸极驱动电路311(1)～311(m)、312(1)～312(m)分别包含移位暂存器电路，其中闸极驱动电路311(1)～311(m)是分别借由第一扇出导线fgl(1,1)、fgl(2,1)…fgl(m,1)电性连接闸极线gl(1,1)、gl(2,1)...gl(m,1)，而闸极驱动电路312(1)～312(m)是分别借由第一扇出导线fgl(1,2)、fgl(2,2)…fgl(m,2)电性连接闸极线gl(1,2)、gl(2,2)...gl(m,2)。第二扇出导线fdl(1,2)～fdl(n-1,n)的一端是分别电性连接至数据线dl(1,2)～dl(n-1,n)，另一端则是电性连接至数据驱动电路320。

与图9的实施例类似，因为闸极线gl(1,1)～gl(m,2)是朝着x轴方向延伸，而每个闸极驱动电路311(1)～311(m)以及312(1)～312(m)是分别设置非显示区域120中对应闸极线gl(1,1)～gl(m,2)的位置，第一扇出导线fgl(1,1)～fgl(m,2)是朝着x轴方向延伸即可分别电性连接至闸极驱动电路311(1)～311(m)以及312(1)～312(m)。因此本实施例中双闸极的设计虽然会增加闸极线的数目，但不会导致边框宽度的增加。此外，因为边框宽度是由扇出导线的数目与节距决定，而双闸极的设计会将数据线的数目减半，因此相较于图9的实施例，本实施例可进一步将边框宽度降低。

与图9的实施例类似，在本实施例中，至少部分的第一扇出导线fgl(1,1)～fgl(m,2)与至少部分的第二扇出导线fdl(1,2)～fdl(n-1,n)属于不同导体层，以避免交错的第一扇出导线与第二扇出导线彼此短路。相邻第二 扇出导线是分属不同导体层，以降低边框宽度，也就是第一扇出导线fgl(1)～fgl(m)与第二扇出导线fdl(1)～fdl(n)是由至少三层不同的导体层形成。此外，在本实施例中，第一扇出导线fgl(1,1)～fgl(m,2)优选是同属同一导体层，以节省显示装置600的制作成本。但本发明不以此为限，相邻的第一扇出导线也可以是分属不同导体层。

此外，在其他实施例中，数据驱动电路320可设置在可挠式电路板上，借由可挠式电路板的接合引脚电性连接至非显示区域120中的接合接脚，进而数据驱动电路320可提供数据信号至显示区域110中的像素结构p。

本实施例的双闸极的设计也可以应用在第一至第五实施例中，也就是将显示区域110的像素结构、闸极线与数据线及非显示区域120中的第一扇出导线与第二扇出导线置换为如本实施例的双闸极设计，在此不再赘述。

需说明的是，在本发明中，因为显示区域的形状为非矩形，而像素结构的结构为矩形，因此当像素结构排列在非矩形的显示区域中时，最外侧的像素结构通常无法沿着显示区域的轮廓排列。举例来说，请参照图12a及图12b，图12a及图12b为具有圆形显示区域110的显示装置的部分示意图。如图12a所示，红色/绿色/蓝色像素结构r/g/b未完全填满显示区域110，而图12b中的红色/绿色/蓝色像素结构r/g/b则填满显示区域110，并且超出显示区域110的轮廓，因此有部分像素结构是同时设置在显示区域110与非显示区域120中。因为非显示区域120通常具有遮蔽层(例如黑色矩阵层(blackmatrix，bm))，因此图12b中显示装置的显示区域110的形状仍为圆形。本发明并不限定像素结构的排列方式，也就是像素结构未完全填满显示区域或是像素结构填满显示区域且超出显示区域的轮廓均在本发明的涵盖范围内。此外，本发明不限定像素结构的形状，在其他实施例中，像素结构也可以是六角形、平行四边形或其他合适的形状。

接下来请参照图13，图13是根据第一至第六实施例绘示像素结构p中的薄膜电晶体t的剖面图。如图13所示，第一金属层m1是形成于基板301上，第一金属层m1包括了薄膜电晶体t的闸极g。绝缘层303是形成于第一金 属层m1上。半导体层304是形成于绝缘层303上，半导体层304是以作为薄膜电晶体t的通道。第二金属层m2是形成于半导体层304上，第二金属层m2包括了薄膜电晶体t的源极s与汲极d。换言之，第一金属层m1是形成于第二金属层m2与基板301之间。

请同时参照图1与图13，在显示区域110中薄膜电晶体的闸极g是属于第一金属层m1，且闸极线gl(1)～gl(m)也是属于第一金属层m1，然而由于在非显示区域120中的第一扇出导线fgl(1)～fgl(m)不一定在第一金属层(例如图3及图5)，因此需要连接结构来电性连接不同的金属层。类似地，显示区域110中薄膜电晶体的源极s是属于第二金属层m2，且数据线dl(1)～dl(n)也是属于第二金属层m2，但在非显示区域120中的第二扇出导线fdl(1)～fdl(n)不一定在第二金属层m2(例如图3至图5)，因此也需要连接结构来电性连接不同的金属层。以下将分多个实施例来说明不同实施例的连接结构。

请参照图14，图14是根据第一至第六实施例绘示连接结构的示意图。其中第一扇出导线及第二扇出导线是搭配图5的实施实施例，也就是第一扇出导线是属于第三金属层m3，而相邻的第二扇出导线是分别属于第一金属层m1与第二金属层m2。在图14中共有三种不同的连接结构，以下将一一说明。

首先，显示区域110内具有闸极线601，非显示区域120内具有第一扇出导线602。第一扇出导线602具有第一部分606及第二部分607，其中第一部分606是属于第一金属层m1并耦接至同属第一金属层m1的闸极线601，而第二部分607是属于第三金属层m3。连接结构603是设置于第一扇出导线602上，用以将第一部分606电性连接至第二部分607。结构604所绘示的是连接结构603沿着切线605所绘示的剖面。具体来说，第一金属层m1是在基板301上，并且在第一金属层m1上具有第一绝缘层611，此第一绝缘层611具有开口612以显露第一部分606。第一绝缘层611上具有第二绝缘层613，第二绝缘层613具有开口614，开口614是对应于开口612。第三金属层m3是形成于第二绝缘层613上，第三金属层m3包括了第一扇出导线602的第二部 分607。第三金属层m3上具有导电层615，其电性连接至第二部分607，并通过开口614与开口612来电性连接至第一部分606，也就是导电层615桥接第一部分606及第二部分607。如此一来，在第一金属层m1的第一部分606会电性连接至第三金属层m3的第二部分607。在一些实施例中，导电层615的材料包括透明导电材料例如氧化铟锡(indiumtinoxide；ito)、氧化铟锌(indiumzincoxide；izo)或其他导电材料。

第二，在显示区域110内具有数据线621，在非显示区域中120中具有第二扇出导线622。第二扇出导线622具有第一部分626及第二部分627，其中第一部分626是属于第二金属层m2并耦接至同属第二金属层m2的数据线621，而第二部分627是属于第一金属层m1。连接结构623是设置在第二扇出导线622上，用以将第一部分626电性连接至第二部分627。结构624所绘示的是连接结构623沿着切线625的剖面。具体来说，在结构624中，第一绝缘层611具有开口628以显露第二部分627。第二金属层m2形成于第一绝缘层611之上，而第二绝缘层613形成于第二金属层m2之上。第二绝缘层613具有开口629、630，开口629是对应于开口628，而开口630是用以显露第一部分626。导电层615会通过开口630电性连接至第一部分626，并且通过开口629、628电性连接至第二部分627。如此一来，属于第二金属层m2的第一部分626会电性连接至属于第一金属层m1的第二部分627。

第三，显示区域110中还具有数据线631，其是相邻于数据线621。在非显示区域120中还具有第二扇出导线632，其是相邻于第二扇出导线622。第二扇出导线632具有第一部分636及第二部分637，其中第一部分636与第二部分637都是属于第二金属层m2，并且第一部分636是耦接至同属第二金属层m2的数据线631。连接结构633是设置于第二扇出导线632上，用以将第一部分636电性连接至第二部分637。结构634所绘示的是连接结构633沿着切线635的剖面。具体来说，在结构634中，第二绝缘层613具有开口641与开口642，分别显露出第二部分637与第一部分636。导电层615通过开口641电性连接至第二部分637，并通过开口642电性连接至第一部分636。值 得注意的是，虽然数据线631及第二扇出导线632都是属于第二金属层m2，但因为与第二扇出导线632相邻的第二扇出导线622上设置有借由导电层615桥接不同金属层的连接结构623，因此在第二扇出导线632上是通过导电层615来电性连接同属第二金属层m2的第一部分636及第二部分637，以达到阻抗匹配。

本实施例的制作流程可为依序在基板上形成第一金属层、第二金属层、第三金属层以及透明导电层，其中第一金属层与第二金属层除了用来形成闸极线、数据线及扇出导线外，也同时形成薄膜电晶体的闸极及汲/源极，而透明导电层除了用来桥接不同金属层外，也同时形成显示装置的共同电极(commonelectrode)或像素电极。

需说明的是，在一些实施例中，如图15所示，也可以将属于第二金属层m2的数据线631直接连接同属第二金属层m2的第二扇出导线632，无需设置连接结构633。

接下来请参照图16，图16是根据第一至第六实施例绘示另一连接结构的示意图，其中第一扇出导线及第二扇出导线是搭配图5的实施实施例。与图14不同的是，图14中的连接结构603是借由导电层615桥接不同金属层m1、m3，连接结构623是借由导电层615桥接不同金属层m1、m2，而图16中的连接结构则是借由将金属层填入绝缘层的开口中，以电性连接不同的金属层，其余与图14的实施例类似，在此仅描述图16与图14不同之处。

第一扇出导线602具有第一部分704及第二部分705，其中第一部分704属于第一金属层m1并耦接至同属第一金属层m1的闸极线601，而第二部分705是属于第三金属层m3。连接结构701是设置于第一扇出导线602上。结构702所绘示的是连接结构701沿着切线702的剖面。具体来说，第一绝缘层611具有开口711以显露出第一部分704。第一导电层713通过开口711电性连接至第一部分704。金属垫712属于第二金属层m2，金属垫712形成于第一导电层713之上以电性连接至第一导电层713。第一导电层713是为了在图案化第二金属层m2以形成金属垫712时，用以保护第一部分704，但在一 些实施例中也可省略第一导电层713，本发明并不在此限。第二绝缘层613形成于金属垫712之上并具有开口714，开口714是对应于开口711。第二部分705是通过开口714电性连接至金属垫712，进而电性连接至第一导电层713与第一部分704。也就是第一部分704、金属垫712以及第二部分705是堆叠设置于基板301上，并且第一部分704、金属垫712以及第二部分705是彼此电性连接。在一些实施例中，第三金属层m3上还有第二导电层715，用以覆盖第二部分705。第一导电层713与第二导电层715的材料包括透明导电材料氧化铟锡、氧化铟锌(indiumzincoxide；izo)或其他导电材料，第二导电层715是用以保护第二部分705，但在一些实施例中也可省略第二导电层715，本发明并不在此限。

第二扇出导线622具有属于第二金属层m2的第一部分724以及属于第一金属层m1的第二部分725，其中第一部分724是用以耦接至同属第二金属层m2的数据线621。第二扇出导线622上设置有连接结构721，用以电性连接第一部分724与第二部分725。结构722所绘示的是连接结构721沿着切线723的剖面。在结构722中，第一绝缘层611具有开口731，用以显露第二部分725，而第一部分724则是通过开口731电性连接至第二部分725。

在本实施例中，因为连接结构721是借由第一绝缘层611的开口731使得不同金属层彼此直接连接，因此相较于图14中借由导电层615电性连接不同金属层的连接结构623，连接结构721的阻值极小。因为连接结构721的阻值极小，因此仅需将第二金属层m2的数据线631及第二扇出导线632直接连接，而无需在第二扇出导线632设置额外的连接结构。

本实施例的制作流程可为依序在基板上形成第一金属层、第一透明导电层、第二金属层、第三金属层以及第二透明导电层，其中第一金属层与第二金属层除了用来形成闸极线、数据线及扇出导线外，也同时形成薄膜电晶体的闸极及汲/源极，第一透明导电层除了用来在连接结构中电性连接第一金属层及第二金属层外，也同时形成显示装置的像素电极，而第二透明导电层除了用来保护部分第一扇出导线外，也同时形成显示装置的共同电极。

请参照图17，图17是根据第一至第六实施例绘示连接结构的示意图，其中第一扇出导线及第二扇出导线是搭配图4的实施实施例，也就是第一扇出导线是属于第一金属层m1，而相邻的第二扇出导线是分别属于第二金属层m2与第三金属层m3。

在本实施例中，显示区域110内的数据线1031是相邻于数据线1011，而非显示区域120内的第二扇出导线1032是相邻于第二扇出导线1012，其中数据线1031、1011及第二扇出导线1012是属于第二金属层m2，而至少部分第二扇出导线1032是属于第三金属层m3。第二扇出导线1032具有属于第二金属层m2的第一部分1036与属于第三金属层m3的第二部分1037，其中第一部分1036是耦接至同属第二金属层m2的数据线1031。连接结构1033是设置于第二扇出导线1032上，用以将第一部分1036电性连接至第二部分1037。结构1034所绘示的是连接结构1033沿着切线1035的剖面。具体来说，在结构1034中，第一绝缘层1021是形成于基板301之上。第二金属层m2是形成于第一绝缘层1021之上。第二绝缘层1022是形成于第二金属层m2之上，第二绝缘层1022具有开口1041以显露出第一部分1036。第三金属层m3是形成于第二绝缘层1022之上。导电层1025是电性连接至第二部分1037，并且通过开口1041电性连接至第一部分1036。导电层1025的材料包括透明导电材料氧化铟锡、氧化铟锌(indiumzincoxide；izo)或其他导电材料。

与图14的实施例类似，数据线1011与第二扇出导线1012都属于第二金属层m2，然而为了阻抗的匹配，连接结构1013依然设置于第二扇出导线1012上。第二扇出导线1012具有同属于第二金属层m2的第一部分1016与第二部分1017，其中第一部分1016是耦接至同属第二金属层m2的数据线1011。连接结构1013是用以将第一部分1016耦接至第二部分1017。结构1014所绘示的是连接结构1013沿着切线1015的剖面图，具体来说，在结构1014中，第一绝缘层1021是形成于基板301上。第二金属层m2是形成于第一绝缘层1021上，第二金属层m2包括了第一部分1016与第二部分1017。第二绝缘层1022是形成于第二金属层m2之上，第二绝缘层1022具有开口1023与开口1024， 其中开口1023显露出第二部分1017，开口1024显露出第一部分1016。导电层1025是形成于第二绝缘层1022之上，通过开口1023电性连接至第二部分1017，并且通过开口1024电性连接至第一部分1016。

在本实施例中，闸极线1001与第一扇出导线1002同属于第一金属层m1，并不需要设置连接结构。

与图15的实施例类似，在其他实施例中，也可以将属于第二金属层m2的数据线1011直接连接同属第二金属层m2的第二扇出导线1012，无需设置连接结构1013。

接下来请参照图18，图18是根据第一至第六实施例绘示另一连接结构的示意图，其中第一扇出导线及第二扇出导线是搭配图4的实施实施例。与图17不同的是，图17中的连接结构1033是借由导电层1025桥接不同金属层m2、m3，而图18中的连接结构则是借由将金属层填入绝缘层的开口中，以电性连接不同的金属层，其余部分与图17的实施例类似，在此仅描述图18与图17不同之处。

第二扇出导线1032上设置有连接结构1101，第二扇出导线1032具有属于第二金属层m2的第一部分1104与属于第三金属层m3的第二部分1105，其中第一部分1104耦接至数据线1031。结构1102所绘示的是连接结构1101沿着切线1103的剖面。具体来说，在结构1102中，第一绝缘层1021是形成于基板301上，第二金属层m2是形成于第一绝缘层1021上。第二绝缘层1022形成于第二金属层m2上并具有开口1106，其中开口1106显露第一部分1104。第三金属层m3是形成于第二绝缘层1022之上，其中第二部分1105通过开口1106电性连接至第一部分1104。导电层1025会覆盖第二部分1105，借此保护第二部分1105。但在一些实施例中也可省略导电层1025，本发明并不在此限。

在本实施例中，因为连接结构1101是借由第二绝缘层1022的开口1106使得不同金属层m2及m3彼此直接连接，因此相较于图17中借由导电层1025 电性连接不同金属层的连接结构1033，连接结构1101的阻值极小。因为连接结构1101的阻值极小，因此仅需将同属第二金属层m2的数据线1011及第二扇出导线1012直接连接，而无需在第二扇出导线1012设置额外的连接结构。

需说明的是，在图3的实施例中，第二扇出导线fdl(i-2)、fdl(i)及fdl(i+2)是属于第一金属层m1，第二扇出导线fdl(i-1)、fdl(i+1)及fdl(i+3)是属于第二金属层m2，第一扇出导线fgl(j-2)、fgl(j)及fgl(j+2)是属于第三金属层m3，第一扇出导线fgl(j-1)及fgl(j+1)是属于第四金属层m4，因此在第二扇出导线fdl(i-2)、fdl(i)及fdl(i+2)上也设置有连接结构以电性连接第一金属层m1及第二金属层m2，而第一扇出导线fgl(j-2)、fgl(j)及fgl(j+2)上设置有连接结构以电性连接第一金属层m1及第三金属层m3，并且第一扇出导线fgl(j-1)及fgl(j+1)设置有连接结构以电性连接第一金属层m1及第四金属层m4。本领域具有通常知识者当可根据图14至图18的教示加以润饰而设计出适用于图3的连接结构。

在本发明实施例提出的显示装置中，由于非显示区域内的第一扇出导线与第二扇出导线是由至少三个不同的导体层形成，因此可以避免第一扇出导线与第二扇出导线短路，并且缩短第二扇出导线及/或第一扇出导线的节距，进而缩小显示装置的边框。

虽然本发明已经以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许变动与润饰，故本发明的保护范围当视权利要求所界定者为准。