移位寄存器单元、驱动方法、栅极驱动电路及显示装置与流程

技术特征：

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

输入模块、复位模块、上拉模块、下拉模块和降噪模块；

所述输入模块分别与第一电源信号端、输入信号端和上拉节点连接，所述输入模块用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一电源信号端的第一电源信号；

所述复位模块分别与第二电源信号端、复位信号端和所述上拉节点连接，所述复位模块用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二电源信号端的第二电源信号；

所述上拉模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；

所述下拉模块分别与第二时钟信号端、第三电源信号端、所述上拉节点和下拉节点连接，用于在来自所述第二时钟信号端的第二时钟信号和所述上拉节点的控制下，向所述下拉节点输出来自所述第三电源信号端的第三电源信号或所述第二时钟信号；

所述降噪模块分别与所述下拉节点、所述上拉节点、第三电源信号端和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第一晶体管；所述复位模块，包括：第二晶体管；

所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述输入信号端连接；

所述第二晶体管的第一极与所述第二电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述复位信号端连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第二晶体管；所述复位模块，包括：第一晶体管；

所述第二晶体管的第一极与所述第一电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述输入信号端连接；

所述第一晶体管的第一极与所述第二电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述复位信号端连接。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块，包括：第三晶体管和第一电容器；

所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极与所述输出端连接，所述第三晶体管的栅极与所述上拉节点连接；

所述第一电容器的一端与所述上拉节点连接，所述第一电容器的另一端与所述输出端连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；

所述第四晶体管的第一极和栅极与所述第二时钟信号端连接，所述第四晶体管的第二极与所述下拉节点连接；

所述第五晶体管的第一极与所述第三电源信号端连接，所述第五晶体管的第二极与所述下拉节点连接，所述第五晶体管的栅极与所述上拉节点连接；

所述第二电容器的一端与所述第三电源信号端连接，所述第二电容器的另一端与所述下拉节点连接。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述降噪模块包括：第六晶体管和第七晶体管；

所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接，所述第六晶体管的栅极与所述下拉节点连接；

所述第七晶体管的第一极与所述第三电源信号端连接，所述第七晶体管的第二极与所述输出端连接，所述第七晶体管的栅极与所述下拉节点连接。

7.根据权利要求2至6任一所述的移位寄存器单元，其特征在于，

所述晶体管均为N型晶体管。

8.一种移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块，所述驱动方法包括：

输入阶段：第一电源信号端输入的第一电源信号为第一电位，输入信号端输入的输入信号为第一电位，所述输入模块控制上拉节点的电位为第一电位；

输出阶段：所述上拉节点保持第一电位，第一时钟信号端输入的第一时钟信号为第一电位，所述上拉模块在所述上拉节点的控制下，向输出端输出所述第一时钟信号；

复位阶段：复位信号端输入的复位信号为第一电位，第二电源信号端输入的第二电源信号为第二电位，所述复位模块控制所述上拉节点的电位为第二电位；

保持阶段：所述第一时钟信号为第一电位，第二时钟信号端输入的第二时钟信号为第二电位，所述上拉节点保持第二电位；

降噪阶段：所述第二时钟信号为第一电位，第三电源信号端输入的第三电源信号为第二电位，所述下拉模块控制所述下拉节点为第一电位，所述降噪模块在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。

9.根据权利要求8所述的方法，其特征在于，在正向扫描时，所述输入模块包括：第一晶体管；所述复位模块包括：第二晶体管；所述上拉模块包括：第三晶体管和第一电容器；所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述降噪模块包括：第六晶体管和第七晶体管；

所述输入阶段中，所述输入信号端输入的所述输入信号为第一电位，所述第一晶体管开启，所述第一电源信号端向所述上拉节点输出所述第一电源信号；

所述输出阶段中，所述上拉节点保持第一电位，所述第三晶体管和所述第五晶体管开启，所述第一时钟信号端向所述输出端输出所述第一时钟信号，所述第三电源信号端向所述下拉节点输出所述第三电源信号，所述第六晶体管和所述第七晶体管关断；

所述复位阶段中，所述复位信号端输入的复位信号为第一电位，所述第二晶体管开启，所述第二电源信号端向所述上拉节点输出所述第二电源信号；

所述保持阶段中，所述第一时钟信号为第一电位，所述第二时钟信号为第二电位，所述第四晶体管关断，所述上拉节点保持第二电位，所述第三晶体管关断；

所述降噪阶段中，所述第二时钟信号为第一电位，所述第三电源信号为第二电位，所述第四晶体管开启，所述第二时钟信号端向所述下拉节点输出所述第二时钟信号，所述第六晶体管和所述第七晶体管开启，所述第三电源信号端分别向所述上拉节点和所述输出端输出所述第三电源信号。

10.根据权利要求8所述的方法，其特征在于，在反向扫描时，所述输入模块包括：第二晶体管；所述复位模块包括：第一晶体管；所述上拉模块包括：第三晶体管和第一电容器；所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述降噪模块包括：第六晶体管和第七晶体管；

所述输入阶段中，所述输入信号端输入的所述输入信号为第一电位，所述第二晶体管开启，所述第一电源信号端向所述上拉节点输出所述第一电源信号；

所述输出阶段中，所述上拉节点保持第一电位，所述第三晶体管和所述第五晶体管开启，所述第一时钟信号端向所述输出端输出所述第一时钟信号，所述第三电源信号端向所述下拉节点输出所述第三电源信号，所述第六晶体管和所述第七晶体管关断；

所述复位阶段中，所述复位信号端输入的复位信号为第一电位，所述第一晶体管开启，所述第二电源信号端向所述上拉节点输出所述第二电源信号；

所述保持阶段中，所述第一时钟信号为第一电位，所述第二时钟信号为第二电位，所述第四晶体管关断，所述上拉节点保持第二电位，所述第三晶体管关断；

所述降噪阶段中，所述第二时钟信号为第一电位，所述第三电源信号为第二电位，所述第四晶体管开启，所述第二时钟信号端向所述下拉节点输出所述第二时钟信号，所述第六晶体管和所述第七晶体管开启，所述第三电源信号端分别向所述上拉节点和所述输出端输出所述第三电源信号。

11.根据权利要求9或10所述的方法，其特征在于，

所述晶体管均为N型晶体管，所述第一电位相对于所述第二电位为高电位。

12.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括至少两个级联的如权利要求1至7任一所述的移位寄存器单元。

13.一种显示装置，其特征在于，所述显示装置包括权利要求12所述的栅极驱动电路。