本发明涉及显示技术领域，特别是指一种阵列基板及其驱动方法、驱动电路及显示装置。
背景技术：
近年来，随着显示技术的快速发展，用于驱动并控制像素的薄膜晶体管也得到了发展，已由非晶硅薄膜晶体管和低温多晶硅薄膜晶体管发展到金属氧化物薄膜晶体管。
金属氧化物薄膜晶体管的电子迁移率、开态电流、开关特性等特性优良。此外，金属氧化物薄膜晶体管还具有特性不均现象少、材料和工艺成本低、工艺温度低、可利用涂布工艺、透光率高、带隙大等优点。因此，金属氧化物薄膜晶体管可以用于需要快速响应和较大电流的显示器，如高频、高分辨率、大尺寸的液晶显示器以及有机发光显示器等。
然而，现在的金属氧化物薄膜晶体管并不稳定，如果金属氧化物薄膜晶体管的栅极接低电平的时间较长，金属氧化物薄膜晶体管将出现负相偏置，阈值电压将左偏移，导致显示装置出现各种画面非正常显示的现象。
技术实现要素：
本发明要解决的技术问题是提供一种阵列基板及其驱动方法、驱动电路及显示装置，能够解决显示装置画面异常的问题，改善显示装置的显示效果。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，
每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至对应的像素电极。
进一步地，每一亚像素区域设置有第一开关薄膜晶体管和第二开关薄膜晶体管，所述第一开关薄膜晶体管的栅极连接第一栅线，所述第二开关薄膜晶体管的栅极连接第二栅线。
进一步地，所述第一栅线和所述第二栅线为相邻的栅线。
进一步地，所述第一开关薄膜晶体管的源极与所在亚像素区域对应的数据线连接，所述第一开关薄膜晶体管的漏极与所述第二开关薄膜晶体管的源极连接，所述第二开关薄膜晶体管的漏极与所在亚像素区域的像素电极连接。
本发明实施例还提供了一种如上所述阵列基板的驱动方法，包括：
向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管逐个打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。
进一步地，所述驱动方法包括：
向所述第一栅线和所述第二栅线输入第一电平信号，使得所述第一开关薄膜晶体管和所述第二开关薄膜晶体管依次打开，在所述亚像素区域对应的充电阶段，所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述第一开关薄膜晶体管或所述第二开关薄膜晶体管处于关闭状态。
进一步地，所述驱动方法具体包括：
在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+1行栅线输入第一电平信号一段时间后，始终向所述第k行栅线输入第一电平信号；
在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+2行输入第一电平信号一段时间后，始终向第k+1行栅线输入第一电平信号；
所述阵列基板上设置有k行栅线，k为大于0小于k的奇数。
进一步地，所述驱动方法具体包括：
在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+2行输入第一电平信号一段时间后，始终向第j+1行栅线输入第一电平信号；
在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+1行输入第一电平信号一段时间后，始终向第j行栅线输入第一电平信号；
所述阵列基板上设置有k行栅线，j为大于0不大于k的偶数。
进一步地，所述第一时间周期为一帧画面的显示周期，所述第二时间周期为一帧画面的显示周期，所述第一时间周期与所述第二时间周期间隔0-n帧画面的显示周期，n为正整数。
进一步地，所述第一时间周期与所述第二时间周期交替设置。
本发明实施例还提供了一种如上所述的阵列基板的驱动电路，包括：
栅极驱动模块，用于向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管依次打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板，还包括如上所述的驱动电路。
本发明的实施例具有以下有益效果：
上述方案中，每一亚像素区域设置有多个开关薄膜晶体管，多个开关薄膜晶体管的栅极连接不同的栅线，当多个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电，当多个开关薄膜晶体管中的任一个或者任意多个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
附图说明
图1为现有阵列基板的结构示意图；
图2为本发明实施例阵列基板的结构示意图；
图3为本发明实施例阵列基板各栅线输入信号的时序示意图。
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
现有技术中，如图1所示，每一亚像素区域设置有一个开关薄膜晶体管，在一帧画面的显示周期内，该金属氧化物薄膜晶体管的栅电极在接收完栅极扫描信号后，金属氧化物薄膜晶体管的栅电极将一直接低电平，金属氧化物薄膜晶体管的栅极接低电平的时间较长，金属氧化物薄膜晶体管将出现负相偏置，阈值电压将左偏移。
为了解决上述问题，本发明的实施例提供一种阵列基板及其驱动方法、驱动电路及显示装置，能够解决显示装置画面异常的问题，改善显示装置的显示效果。
本实施例提供了一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，
每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至像素电极；所述多个开关薄膜晶体管还用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号有一个不是处于有效电平时，使得数据线上的数据电压信号不能传递至对应的像素电极。
其中，与开关薄膜晶体管的栅极连接的栅线的信号处于有效电平时，能够使连接的开关薄膜晶体管处于打开状态；与开关薄膜晶体管的栅极连接的栅线的信号不是处于有效电平时，能够使连接的开关薄膜晶体管处于关闭状态。
本实施例中，每一亚像素区域设置有多个开关薄膜晶体管，多个开关薄膜晶体管的栅极连接不同的栅线，当多个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电，当多个开关薄膜晶体管中的任一个或者任意多个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
一具体实施方式中，每一亚像素区域设置有第一开关薄膜晶体管和第二开关薄膜晶体管，所述第一开关薄膜晶体管的栅极连接第一栅线，所述第二开关薄膜晶体管的栅极连接第二栅线。在该两个开关薄膜晶体管同时打开时，亚像素区域能够进行充电。
一具体实施方式中，所述第一栅线和所述第二栅线为相邻的栅线。
进一步地，所述第一开关薄膜晶体管的源极与所在亚像素区域对应的数据线连接，所述第一开关薄膜晶体管的漏极与所述第二开关薄膜晶体管的源极连接，所述第二开关薄膜晶体管的漏极与所在亚像素区域的像素电极连接。
本发明实施例还提供了一种如上所述阵列基板的驱动方法，包括：
向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号(即高电平信号)，使得所述多个开关薄膜晶体管逐个打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。
本实施例中，每一亚像素区域设置有多个开关薄膜晶体管，多个开关薄膜晶体管的栅极连接不同的栅线，当多个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电，当多个开关薄膜晶体管中的任一个或者任意多个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
一具体实施方式中，所述驱动方法包括：
向所述第一栅线和所述第二栅线输入第一电平信号，使得所述第一开关薄膜晶体管和所述第二开关薄膜晶体管依次打开，在所述亚像素区域对应的充电阶段，所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述第一开关薄膜晶体管或所述第二开关薄膜晶体管处于关闭状态。
该具体实施方式中，每一亚像素区域设置有两个开关薄膜晶体管，在该两个开关薄膜晶体管同时打开时，亚像素区域能够进行充电。在充电阶段之外，可以控制其中一个开关薄膜晶体管处于打开状态，另外一个开关薄膜晶体管处于关闭状态，使两个开关薄膜晶体管不会长期处于关闭状态，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
进一步地，所述驱动方法具体包括：
在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+1行栅线输入第一电平信号一段时间后，始终向所述第k行栅线输入第一电平信号；
在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+2行输入第一电平信号一段时间后，始终向第k+1行栅线输入第一电平信号；
所述阵列基板上设置有k行栅线，k为大于0小于k的奇数。
进一步地，所述驱动方法具体包括：
在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+2行输入第一电平信号一段时间后，始终向第j+1行栅线输入第一电平信号；
在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+1行输入第一电平信号一段时间后，始终向第j行栅线输入第一电平信号；
所述阵列基板上设置有k行栅线，j为大于0不大于k的偶数。
进一步地，所述第一时间周期为一帧画面的显示周期，所述第二时间周期为一帧画面的显示周期，所述第一时间周期与所述第二时间周期间隔0-n帧画面的显示周期，n为正整数。所述第一时间周期与所述第二时间周期交替设置。
优选地，所述预设范围为0.1-10。
本发明实施例还提供了一种如上所述的阵列基板的驱动电路，包括：
栅极驱动模块，用于向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管依次打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。
本实施例中，每一亚像素区域设置有多个开关薄膜晶体管，多个开关薄膜晶体管的栅极连接不同的栅线，当多个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电，当多个开关薄膜晶体管中的任一个或者任意多个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板，还包括如上所述的驱动电路。所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
下面结合附图对本发明的技术方案进行进一步介绍：
如图2所示，阵列基板上设置有多条栅线g1、g2、g3、g4以及多条数据线d1、d2和d3。每一亚像素区域设置有两个开关薄膜晶体管，即第一开关薄膜晶体管和第二开关薄膜晶体管，第一开关薄膜晶体管的栅极连接第一栅线，第二开关薄膜晶体管的栅极连接第二栅线，第一栅线和第二栅线为相邻的栅线。第一开关薄膜晶体管的源极与所在亚像素区域对应的数据线连接，第一开关薄膜晶体管的漏极与所述第二开关薄膜晶体管的源极连接，所述第二开关薄膜晶体管的漏极与所在亚像素区域的像素电极连接。当该两个开关薄膜晶体管同时打开时，亚像素区域能够进行充电。在充电阶段之外，可以控制其中一个开关薄膜晶体管处于打开状态，另外一个开关薄膜晶体管处于关闭状态，使两个开关薄膜晶体管不会长期处于关闭状态，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
图3为本发明实施例阵列基板各栅线输入信号的时序示意图，其中示出了第一行栅线g1、第二行栅线g2、第三行栅线g3、第四行栅线g4输入的栅极扫描信号，g1和g2用于驱动第一行亚像素进行充电，g2和g3用于驱动第二行亚像素进行充电，g3和g4用于驱动第三行亚像素进行充电。
如图3所示，在第一时间周期，栅线逐行输入栅极驱动信号，开关薄膜晶体管逐行打开，其中，g1输入第一电平的时间与g2输入第一电平的时间存在重叠的第一时间段d1，在第一时间段d1，第一行亚像素能够进行像素充电，进而进行显示；在第一时间段d1之后，g1输入第二电平(即低电平信号)，第一行亚像素不再进行充电，此时g2输入第一电平的时间与g3输入第一电平的时间存在重叠的第二时间段d2，在第二时间段d2，第二行亚像素能够进行像素充电，进而进行显示，在第二时间段d2之后，g2输入第二电平，g1输入第一电平，第二行亚像素不再进行充电，同时能够使得第一行亚像素的第一薄膜晶体管处于正相偏置；第二时间段d2之后，g3输入第一电平的时间与g4输入第一电平的时间存在重叠的第三时间段d3，在第三时间段d3，第三行亚像素能够进行像素充电，进而进行显示，在第三时间段d3之后，g3输入第二电平，第三行亚像素不再进行充电；第三时间段之后，g4输入第一电平的时间与下一行栅线输入第一电平的时间存在重叠的第四时间段d4，在第四时间段d4，第四行亚像素能够进行像素充电，进而进行显示，在第四时间段d4之后，g4输入第二电平，第四行亚像素不再进行充电，同时g3输入第一电平，能够使得第三行亚像素的第一薄膜晶体管处于正相偏置。之后以此类推，在不影响显示的前提下，奇数行栅线输入第一电平，使得奇数行亚像素的第一薄膜晶体管、偶数行亚像素的第二薄膜晶体管处于正相偏置；偶数行栅线输入第一电平，使得偶数行亚像素的第一薄膜晶体管、奇数行的第二薄膜晶体管处于负相偏置。
在间隔一段时间之后，进入第二时间周期。如图3所示，在第二时间周期，栅线逐行输入栅极驱动信号，开关薄膜晶体管逐行打开，其中，g1输入第一电平的时间与g2输入第一电平的时间存在重叠的第一时间段d5，在第一时间段d5，第一行亚像素能够进行像素充电，进而进行显示；在第一时间段d5之后，g1输入第二电平，第一行亚像素不再进行充电，此时g2输入第一电平的时间与g3输入第一电平的时间存在重叠的第二时间段d6，在第二时间段d6，第二行亚像素能够进行像素充电，进而进行显示，在第二时间段d6之后，g2输入第二电平，g3输入第一电平的时间与g4输入第一电平的时间存在重叠的第三时间段d7，在第三时间段d7，第三行亚像素能够进行像素充电，进而进行显示，在第三时间段d7之后，g3输入第二电平，第三行亚像素不再进行充电；第三时间段d7之后，g4输入第一电平的时间与下一行栅线输入第一电平的时间存在重叠的第四时间段d8，在第四时间段d8，第四行亚像素能够进行像素充电，进而进行显示，在第四时间段d8之后，g4输入第二电平，第四行亚像素不再进行充电，同时g2输入第一电平，能够使得第二行亚像素的第一薄膜晶体管处于正相偏置。之后以此类推，在不影响显示的前提下，奇数行栅线输入第二电平，使得奇数行亚像素的第一薄膜晶体管、偶数行亚像素的第二薄膜晶体管处于负相偏置；偶数行栅线输入第一电平，使得偶数行亚像素的第一薄膜晶体管、奇数行的第二薄膜晶体管处于正相偏置。
其中，第一时间周期为一帧画面的显示周期，第二时间周期为一帧画面的显示周期，所述第一时间周期与所述第二时间周期之间的间隔时间为0-n帧画面的显示周期，n为正整数。第一时间周期和第二时间周期交替设置。
上述方案中，两个开关薄膜晶体管的栅极连接不同的栅线，当两个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电并显示，当两个开关薄膜晶体管中的任一个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。