像素结构及其驱动方法与流程

本发明涉及一种像素结构及其驱动方法，尤其涉及一种可提供稳定地驱动电流的像素结构及其驱动方法。

背景技术：

在现在的各种数字显示装置中，主动式矩阵有机发光显示装置(Active Matrix Organic Light Emitting Display，AMOLED)因具有自发光、高亮度、高发光效率、高对比、反应速度快、广视角以及可使用温度范围大等优点，因此在数字显示装置的市场上极具竞争性。

现有的AMOLED装置中包含扫描驱动电路、数据驱动电路以及多个像素单元。现有AMOLED装置中每一个像素单元包含输入晶体管、驱动晶体管、储存电容以及发光二极管。

扫描驱动电路与数据驱动电路分别用来提供扫描信号与数据信号给每一像素单元中的输入晶体管，每一像素单元据以控制驱动晶体管产生的驱动电流，进而驱动发光二极管运行并发光。

然而，在主动式矩阵有机发光显示装置的运作中，驱动电流受驱动晶体管的临界电压(threshold voltage)所影响，因AMOLED装置中不同的像素单元各自的驱动晶体管的临界电压存在一定误差，临界电压误差会导致像素亮度失真而降低显示品质。

技术实现要素：

本发明的目的在于提供一种像素结构及其驱动方法，其可以在发光时段中驱动电流的电流大小不受驱动晶体管的元件特性(如临界电压不同)而影响，从而可提供相对稳定的驱动电流。

为了达到上述目的，本发明提出一种像素结构，包含第一电容、输入单元、像素驱动单元、补偿单元、第一重置单元、发光二极管以及发光致能单元。第一电容具有第一端与第二端，该第一电容的该第一端耦接第一参考电压；输入单元用以根据第一扫描信号、第N级发光信号、数据信号及该第一参考电压输出第一电压；像素驱动单元用以根据该第一电容的该第二端的电压与该第一电压以提供驱动电流；补偿单元耦接该第一电容及该像素驱动单元，该补偿单元用以根据该第一扫描信号以控制该第一电容的该第二端的电压；第一重置单元藉由该补偿单元耦接该第一电容的该第二端，该第一重置单元用以根据第N+1级发光信号以重置该第一电容的该第二端的电压；发光二极管用以接收第二参考电压及该驱动电流；发光致能单元耦接于该发光二极管与该像素驱动单元之间，该发光致能单元用以根据该第N级发光信号将该驱动电流提供至该发光二极管。

作为可选的技术方案，该输入单元具有第一晶体管及第二晶体管，该第一晶体管的第一端用以接收数据信号，该第一晶体管的栅极端用以接收该第一扫描信号，该第一晶体管的第二端耦接该像素驱动单元及该第二晶体管的第二端，该第二晶体管的第一端用以接收该第一参考电压，该第二晶体管的栅极端用以接收该第N级发光信号。

作为可选的技术方案，该像素驱动单元包含第三晶体管，该第三晶体管的第一端用以接收该第一电压，该第二晶体管的栅极端耦接该第一电容的该第二端，该第二晶体管的第二端用以输出该驱动电流。

作为可选的技术方案，该发光致能单元包含第四晶体管，该第四晶体管的第一端耦接该第二晶体管的第二端，该第四晶体管的栅极端用以接收该第N级发光信号，该第四晶体管的第二端耦接该发光二极管。

作为可选的技术方案，该第一重置单元包含第八晶体管，该第八晶体管的第二端藉由该补偿单元耦接该第一电容的该第二端，该第八晶体管的栅极端耦接该第八晶体管的第一端，该第八晶体管的第一端用以接收第N+1级发光信号。

作为可选的技术方案，该像素结构还包含第二重置单元，该第二重置单元包含第九晶体管，该第九晶体管的第二端耦接该发光二极管的正极，该第九晶体管的栅极端耦接该第九晶体管的第一端，该第九晶体管的第一端用以接收该第一扫描信号。

此外，本发明还提出一种像素结构的驱动方法，用以驱动上述的像素结构，该驱动方法包含：于第一时段内，通过该第N+1级发光信号驱动该第一重置单元进而通过该第N+1级发光信号重置该第一电容的第二端的电压；于该第一时段后的第二时段内，通过该第一扫描信号驱动该补偿单元进而通过该数据信号控制该第一电容的该第二端的电压，借此对该像素驱动单元执行临界电压补偿运作及数据写入；于该第二时段后的第三时段内，通过该第N级发光信号驱动该发光致能单元进而将该驱动电流馈入该发光二极管。

作为可选的技术方案，于该第一时段内，该驱动方法还包含：提供具有第二电平的该第一扫描信号至该输入单元、该补偿单元；提供具有该第二电平的该第N+1级发光信号至该第一重置单元；以及提供具有第一电平的该第N级发光信号至该发光致能单元，其中该第二电平异于该第一电平。

作为可选的技术方案，于该第二时段内，该驱动方法还包含：将该第N+1级发光信号由该第二电平切换为该第一电平，以除能该第一重置单元的重置运作。

作为可选的技术方案，于该第三时段内，该驱动方法还包含：将该第一扫描信号从该第二电平切换为该第一电平以除能该补偿单元的临界电压补偿运作，以及将该发光信号从该第一电平切换为该第二电平。

本发明的像素结构及其驱动方法，由于对像素驱动单元进行临界电压补偿运作，使得发光时段中驱动电流的电流大小不受驱动晶体管的元件特性的影响，从而可提供相对稳定的驱动电流。此外，本发明将下一级发光信号接成二极管接法(diode connection)以对储存电容的电压进行重置，进而不需要额外接入直流电压，从而使得本发明减少了一组直流电压环绕显示装置，故有利于显示装置的窄边框趋势，且有利于外部稳压电容使用。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明的一种显示装置的像素结构的示意图；

图2为本发明的像素结构的电路示意图；

图3为本发明的像素结构于驱动方法的一操作实施例的信号时序示意图；

图4为第一时段t1内本发明的像素结构100中各晶体管的状态示意图；

图5为第二时段t2内本发明的像素结构100中各晶体管的状态示意图；

图6为第三时段t3内本发明的像素结构100中各晶体管的状态示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

在以下实施例中，在不同的图中，相同部分是以相同标号表示。

请参阅图1，图1为本发明的一种显示装置的像素结构100的示意图。本实施例的像素结构100可用于主动式矩阵有机发光显示装置(Active Matrix Organic Light Emitting Display，AMOLED)。有机发光显示装置中可包含多个如图1所示的像素结构100，用以组成完整的显示画面。

如图1所示，每个像素结构100中包含第一电容C1、输入单元110、像素驱动单元120、发光致能单元130、发光二极管140、补偿单元150、第一重置单元160以及第二重置单元170。

第一电容C1具有第一端N1与第二端N2，第一电容C1的第一端N1耦接第一参考电压。本实施例中，第一参考电压为系统高电压OVDD。于实际应用中，第一电容C1可作为像素结构100中的像素储存电容，用来储存像素驱动单元120的控制电压。

输入单元110用以根据数据信号Vdata、第一参考电压、第一扫描信号S2及第N级发光信号EMn输出第一电压V1至像素驱动单元120。实际操作中，输入单元110根据第一扫描信号S2来确定是否传递数据信号Vdata作为第一电压V1至像素驱动单元120，且输入单元110亦根据第N级发光信号EMn来确定是否传递第一参考电压作为第一电压V1至像素驱动单元120。即，当第一扫描信号S2致能时，输入单元110输出数据信号Vdata至像素驱动单元120，此时第一电压V1为数据信号Vdata；而当第N级发光信号EMn致能时，输入单元110输出第一参考电压至像素驱动单元120，此时第一电压V1为第一参考电压。

像素驱动单元130耦接输入单元110及第一电容C1，其用以根据第一电容C1的第二端N2的电压与第一电压V1以提供驱动电流Id。

补偿单元150耦接像素驱动单元120及第一电容C1的第二端N2。补偿单元150用以根据第一扫描信号S2以控制第一电容C1的第二端N2的电压。当第一扫描信号S2致能时，补偿单元150便可调整第一电容C1的第二端N2的电压，借此对像素驱动单元120的临界电压(threshold voltage)进行补偿。

第一重置单元160藉由补偿单元150耦接第一电容C1的第二端N2。第一重置单元160用以根据第N+1级发光信号EMn+1以重置第一电容C1的第二端N2的电压。需要说明的是，第N+1级发光信号EMn+1为第N级发光信号EMn的下一级发光信号。即，本发明藉由对应于像素结构100的下一级发光信号以重置第一电容C1的第二端N2的电压。

发光二极管140用以接收第二参考电压及驱动电流Id。于此实施例中，第二参考电压可为系统低电压OVSS。

发光致能单元130耦接于发光二极管140与像素驱动单元120之间，发光致能单元130用以根据第N级发光信号EMn将驱动电流Id提供至发光二极管140。

请一并参阅图2，图2为本发明的一实施例中像素结构100的电路示意图。

如图2的实施例所示，输入单元110包含第一晶体管M1及第二晶体管M2。第一晶体管M1的第一端用以接收数据信号Vdata，第一晶体管M1的栅极端用以接收第一扫描信号S2，第一晶体管M1的第二端耦接像素驱动单元120及第二晶体管M2的第二端，第二晶体管M2的第一端用以接收第一参考电压，第二晶体管M2的栅极端用以接收第N级发光信号EMn。本实施例中，第一参考电压为系统高电压OVDD。第一晶体管M1可在第一扫描信号S2致能时将数据信号Vdata作为第一电压V1输出至像素驱动单元120；第二晶体管M2可在第N级发光信号EMn致能时将第一参考电压作为第一电压V1输出至像素驱动单元120。一般的，第一扫描信号S2与第N级发光信号Emn不同时致能，故输入单元110会将数据信号Vdata和第一参考电压的二者其一作为第一电压V1输出至像素驱动单元120。

像素驱动单元120包含第三晶体管M3，像素驱动单元120用以根据第一电容C1的第二端N2的电压与第一电压V1以提供驱动电流Id。第三晶体管M3的栅极端耦接第一电容C1的第二端N2，第三晶体管M3的第一端耦接输入单元110(第一晶体管M1的第二端和第二晶体管M2的第二端)，其用以接收第一电压V1。第三晶体管M3的第二端用以输出驱动电流Id。其中，驱动电流Id的大小依第三晶体管M3的导通状态而定。一般来说，驱动电流Id的大小可由下列公式(1)得知：

Id＝(1/2)μC(W/L)(Vsg3-|Vth3|)² 公式(1)

其中Vsg3为像素驱动单元120中第三晶体管M3的源极与栅极之间的电压差，Vth3为第三晶体管M3的临界电压(threshold voltage)，W为通道宽度，L为通道长度，C为栅极电容，μ为等效载子移动率。

如图2的实施例所示，发光致能单元130包含第四晶体管M4，第四晶体管M4的第一端耦接第三晶体管M3的第二端，第四晶体管M4的栅极端用以接收第N级发光信号EMn，第四晶体管M4的第二端耦接发光二极管140的正极，发光二极管140的负极耦接第二参考电压，本实施例中，第二参考电压为系统低电压OVSS。当第N级发光信号EMn致能时，第四晶体管M4将驱动电流Id传递至发光二极管140，发光二极管140发光。

如图2的实施例所示，补偿单元150包含第五晶体管M5、第六晶体管M6及第七晶体管M7。第五晶体管M5的第一端耦接像素驱动单元120(第三晶体管M3的栅极端)与第一电容C1(第一电容C2的第二端N2)，第五晶体管M5的栅极端用以接收第一扫描信号S2，第五晶体管M5的第二端耦接第六晶体管M6的第一端及第七晶体管M7的第一端，第六晶体管M6的栅极端用以接收第一扫描信号S2，第六晶体管M6的第二端耦接像素驱动单元120(第三晶体管M3的第二端)及发光致能单元130(第四晶体管M4的第一端)。第七晶体管M7的栅极端用以接收第一扫描信号S2，第七晶体管M7的第二端耦接第一重置单元160。

如图2的实施例所示，第一重置单元160包含第八晶体管M8。第八晶体管M8的第二端藉由补偿单元150(第五晶体管M5及第七晶体管M7)耦接第一电容C1的第二端N2，第八晶体管M8的栅极端耦接第八晶体管M8的第一端，且第八晶体管M8的第一端用以接收第N+1级发光信号EMn+1。

第二重置单元170包含第九晶体管M9，第九晶体管M9的第二端耦接发光二极管140的正极，第九晶体管M9的栅极端耦接第九晶体管M9的第一端，且第九晶体管M9的第一端用以接收第一扫描信号S2。

于本发明文件中还提出一种像素结构的驱动方法，用以驱动如图1及图2所示的像素结构100。请一并参阅图3，其绘示像素结构100于驱动方法的一操作实施例的信号时序示意图。

如图2及图3所示，在于第一时段t1内，驱动方法提供具有第一电平的第N级发光信号EMn至发光致能单元130及输入单元110，提供具第二电平的第一扫描信号S2至输入单元110、补偿单元150及第二重置单元170，以及提供具有第二电平的第N+1级发光信号EMn+1至第一重置单元160。其中，第二电平异于第一电平。本实施例中，第二电平代表致能状态的电压电平，第一电平代表关闭状态的电压电平。于图2的实施例中，第一晶体管M1至第九晶体管M9以低压致能(low enable)的晶体管示例，故相对应地，图3所示的第一电平为高电平且第二电平为低电平，但本发明不以此为限；或可改用高压致能(high enable)的晶体管，可相对应调整第一电平及第二电平的定义，此为本领域技术人员所熟知。

请一并参阅图4，图4为第一时段t1内本发明的像素结构100中各晶体管的状态示意图。于第一时段t1内，通过第N+1级发光信号EMn+1(处于代表致能状态的第二电平)驱动第一重置单元160中的第八晶体管M8导通，同时通过第一扫描信号S2(处于代表致能状态的第二电平)使得补偿单元150中的第五晶体管M5和第七晶体管M7导通，使得第N+1级发光信号EMn+1得以经由第七晶体管M7和第五晶体管M5传递至第一电容C1的第二端N2，以重置第一电容C1的第二端N2的电压。与此同时，由于第一扫描信号S2处于致能状态，故第九晶体管M9导通，第一扫描信号S2传递至发光二极管140的正极，以重置发光二极管140的正极的电压。与此同时，于第一时段t1内，第二电晶体M2以及第四电晶体M4不导通。于此实施例中，第一时段t1对应到像素结构100的重置时段。

如图2及图3所示，于第一时段t1后的第二时段t2内，驱动方法将第N+1级发光信号EMn+1从第二电平切换为第一电平，以关闭第八晶体管M8进而除能(disable)第一重置单元160的重置运作。请一并参阅图5，图5为第二时段t2内本发明的像素结构100中各晶体管的状态示意图。于第二时段t2内，因第一晶体管M1导通，故输入单元110将数据信号Vdata作为第一电压V1输出至像素驱动单元120，使得像素驱动单元120中第二晶体管M2的第一端的电压为数据信号Vdata。

另一方面，由于第一扫描信号S2处于致能状态，故第五晶体管M5、第六晶体管M6及第七晶体管M7导通，从而补偿单元150通过像素驱动单元120的输出(即第三晶体管M3的第二端电压)控制第一电容C1的第二端N2的电压(即第三晶体管M3的栅极电压)，借此对像素驱动单元120中的第三晶体管M3执行临界电压补偿运作。随着补偿单元150对第三晶体管M3的栅极电压进行补偿并达到稳定后(通过数据信号Vdata对第三晶体管M3的栅极进行充电，直到第三晶体管M3恰导通)，第三晶体管M3的栅极电压(第一电容C1的第二端N2的电压)约等于Vdata-|Vth3|。于此实施例中，第二时段t2对应到像素结构100的补偿及数据写入时段。与此同时，于第二时段t2内，第二晶体管M2、第四晶体管M4以及第八晶体管M8不导通。

如图2及图3所示，于第二时段t2后的第三时段t3内，驱动方法将第一扫描信号S2从第二电平切换为第一电平以除能补偿单元150的临界电压补偿运作，并将第N级发光信号EMn从第一电平切换为第二电平。请一并参阅图6，图6为第三时段t3内本发明的像素结构100中各晶体管的状态示意图。于此实施例中，第三时段t3对应到像素结构100的发光时段。于第三时段t3内，切换至第二电平的第N级发光信号EMn驱动输入单元110中的第二晶体管M2和发光致能单元130中的第四晶体管M4导通，输入单元110将第一参考电压作为第一电压V1输出至像素驱动单元120的第三晶体管M3，由于第三晶体管M3处于导通状态，其将驱动电流Id传递至发光致能单元130，又由于发光致能单元130中的第四晶体管M4导通，其继续将驱动电流Id传递至发光二极管140，使得发光二极管140发光。与此同时，于第三时段t3内，第一晶体管M1、第五晶体管M5、第六晶体管M6、第七晶体管M7及第八晶体管M8不导通。

此时，第三晶体管M3的源极电压为OVDD，第三晶体管M3的栅极电压为Vdata-|Vth3|，故第三晶体管M3的源极与栅极之间的电压差Vsg3＝OVDD-(Vdata-|Vth3|)。

第三时段t3中，驱动电流Id的电流大小可由公式(2)得知：

Id＝(1/2)μC(W/L)(Vsg3--|Vth3|)² 公式(1)

—>Id＝(1/2)μC(W/L)(OVDD-(Vdata-|Vth3|)-|Vth3|)²

—>Id＝(1/2)μC(W/L)(OVDD-Vdata)² 公式(2)

由公式(2)可以看出，通过本实施例的像素结构100及驱动方法，发光时段中驱动电流Id的电流大小不受驱动晶体管的元件特性(如临界电压不同)而影响，从而可提供相对稳定的驱动电流。

本发明的像素结构及其驱动方法，由于对像素驱动单元进行临界电压补偿运作，使得发光时段中驱动电流的电流大小不受驱动晶体管的元件特性的影响，从而可提供相对稳定的驱动电流。此外，本发明将下一级发光信号接成二极管接法(diode connection)以对储存电容的电压进行重置，进而不需要额外接入直流电压，从而使得本发明减少了一组直流电压环绕显示装置，故有利于显示装置的窄边框趋势，且有利于外部稳压电容使用。

藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的保护范围加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的保护范围内。因此，本发明所申请的权利要求的保护范围应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。