1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括受控于温控信号的多级栅极驱动单元，每级所述栅极驱动单元包括：
主电路，其用于根据第一输入信号、第二输入信号以及时钟信号产生第一栅极驱动信号和下拉控制信号；以及
辅助电路，其用于在所述温控信号有效时根据所述第一输入信号、所述第二输入信号、所述时钟信号以及所述下拉控制信号产生第二栅极驱动信号，所述主电路的用于提供所述第一栅极驱动信号的输出端与所述辅助电路的用于提供所述第二栅极驱动信号的输出端相连以使所述第二栅极驱动信号叠加在所述第一栅极驱动信号上形成本级栅极驱动单元的栅极驱动信号，
当所述栅极驱动电路的工作环境温度不低于设定阈值时，所述温控信号无效，当所述栅极驱动电路的工作环境温度低于所述设定阈值时，所述温控信号有效。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述辅助电路包括辅助输入模块、辅助下拉模块以及辅助输出模块，所述辅助下拉模块、所述辅助输出模块与所述辅助输入模块在第一节点处相连，
所述辅助输入模块用于根据所述第一输入信号、所述第二输入信号以及所述温控信号提供所述第一节点的电压，
所述辅助下拉模块用于根据所述下拉控制信号控制所述第一节点的电压，
所述辅助输出模块用于根据所述第一节点的电压、所述下拉控制信号以及所述时钟信号产生所述第二栅极驱动信号。
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助输入模块包括第一晶体管和第二晶体管，所述第一晶体管的第一通路端接收所述温控信号，所述第一晶体管的第二通路端、所述第二晶体管的第一通路端与所述第一节点相连，所述第二晶体管的第二通路端接收第一低供电电压，所述第一晶体管和所述第二晶体管的控制端分别接收所述第一输入信号和所述第二输入信号。
4.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助下拉模块包括第三晶体管，所述第三晶体管的控制端接收所述下拉控制信号，所述第三晶体管的第一通路端与所述第一节点相连，所述第三晶体管的第二通路端接收所述第二低供电电压。
5.根据权利要求2所述的栅极驱动电路，其特征在于，所述辅助输出模块包括第四晶体管和第一电容，所述第一电容的一端、所述第四晶体管的控制端与所述第一节点相连，所述第四晶体管的第一通路端与所述第一电容的另一端相连并输出所述第二栅极驱动信号，所述第四晶体管的第二通路端接收所述时钟信号。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述主电路包括主输入模块、下拉控制模块、主下拉模块以及主输出模块，所述下拉控制模块、所述主下拉模块、所述主输出模块与所述主输入模块在第二节点处相连，
所述主输入模块用于根据所述第一输入信号和所述第二输入信号提供所述第二节点的电压，
所述下拉控制模块用于根据所述第二节点的电压产生所述下拉控制信号，
所述主下拉模块用于根据所述下拉控制信号控制所述第二节点的电压，
所述主输出模块用于根据所述第二节点的电压、所述下拉控制信号以及所述时钟信号产生所述第一栅极驱动信号和传递信号。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述主输入模块包括第五晶体管和第六晶体管，所述第五晶体管的第一通路端接收第一高供电电压，所述第五晶体管的第二通路端、所述第六晶体管的第一通路端与所述第二节点相连，所述第六晶体管的第二通路端接收第三低供电电压，所述第五晶体管的控制端接收所述第一输入信号，所述第六晶体管的控制端接收所述第二输入信号；
所述下拉控制模块包括第七晶体管至第十晶体管，所述第八晶体管的第一通路端、所述第七晶体管的第一通路端以及所述第七晶体管的控制端接收第二高供电电压，所述第八晶体管的第二通路端与所述第十晶体管的第一通路端相连并输出所述下拉控制信号，所述第七晶体管的第二通路端、所述第九晶体管的第一通路端以及所述第八晶体管的控制端相连，所述第九晶体管的控制端、所述第十晶体管的控制端与所述第二节点相连，所述第九晶体管的第二通路端与所述第十晶体管的第二通路端接收所述第二低供电电压；
所述主下拉模块包括第十一晶体管，所述第十一晶体管的第一通路端与所述第二节点相连，所述第十一晶体管的第二通路端接收所述第二低供电电压，所述第十一晶体管的控制端接收所述下拉控制信号；以及
所述主输出模块包括第十二晶体管至第十五晶体管以及第二电容，所述第十二晶体管的控制端、所述第十三晶体管的控制端以及所述第二电容的一端与所述第二节点相连，所述第十二晶体管的第一通路端、所述第二电容的另一端以及所述第十四晶体管的第一通路端相连并输出所述第一栅极驱动信号，所述第十三晶体管的第一通路端与所述第十五晶体管的第一通路端相连并输出本级栅极驱动单元的所述传递信号，所述第十四晶体管的第二通路端、所述第十五晶体管的第二通路端相连并接收所述第二低供电电压，所述第十四晶体管的控制端和所述第十五晶体管的控制端接收所述下拉控制信号，所述第十二晶体管的第二通路端与所述第十三晶体管的第二通路端相连并接收所述时钟信号。
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述栅极驱动电路包括n级所述栅极驱动单元，n为非零自然数，
第一级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于前级启动信号之一，第二级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于所述前级启动信号之一，第p级栅极驱动单元的所述前级输入端接收的所述第一输入信号等于第p-2级栅极驱动单元的所述传递信号或所述栅极驱动信号，p为大于等于3且小于等于n的自然数，
第n级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于后级启动信号之一，第n-1级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于所述后级启动信号之一，第k级栅极驱动单元的所述后级输入端接收的所述第二输入信号等于第k+2级栅极驱动单元的所述传递信号或所述栅极驱动信号，k为大于等于1且小于等于n-2的自然数。
9.根据权利要求1所述的栅极驱动电路，其特征在于，在每级栅极驱动单元中，
在第一阶段，所述时钟信号为低电平，所述第一输入信号为高电平、所述第二输入信号为低电平；
在第二阶段，所述时钟信号由低电平变为高电平，所述第一输入信号由高电平变为低电平，所述第二输入信号为低电平；
在第三阶段，所述时钟信号由高电平变为低电平，所述第一输入信号为低电平，所述第二输入信号由低电平变为高电平。
10.一种显示装置，其特征在于，其包括如权利要求1至9所述的任一栅极驱动电路。