移位寄存器单元及其驱动方法、栅极驱动电路、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术：

随着显示技术的不断提高，人们对于显示装置的要求也在不断提高，其中，大尺寸、高分辨率、窄边框等显示技术越来越受到关注。

然而，对于上述大尺寸、高分辨率、窄边框的显示装置而言，用于给显示装置中的整个显示面板提供驱动电压的公共电极的供给相应也会增大，进而导致加载在公共电极上不同位置的电压具有一定的差异，从而对显示装置造成不良影响，例如，对于常规(normal)显示产品而言，会出现显示画面出现泛绿(greenish)现象；对于tddi(touchanddisplaydriverintegration，触控与显示驱动器集成)产品而言，显示画面会产生触控图案(sensorpattern)的横纹不良现象等。

技术实现要素：

本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够通过移位寄存器单元逐行对公共电极进行实时补偿。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供一种移位寄存器单元，包括：上拉节点和下拉节点，所述上拉节点用于控制所述移位寄存器单元的信号输出端输出栅极扫描信号，所述下拉节点用于停止所述移位寄存器单元的信号输出端输出栅极扫描信号，所述移位寄存器单元还包括：补偿模块；所述补偿模块连接所述上拉节点和/或所述下拉结点、补偿信号端，用于在所述上拉节点和/或所述下拉结点的控制下将所述补偿信号端的电压输出至所述补偿模块的输出端，所述补偿模块的输出端连接公共电压端。

进一步优选的，所述移位寄存器单元还包括：连接补偿控制端的补偿控制模块；所述补偿控制模块连接于所述补偿模块的输出端和所述公共电压端之间，用于在所述补偿控制端的控制下将所述补偿模块的输出端的电压输出至所述公共电压端。

进一步优选的，所述补偿模块包括第一晶体管，其中，所述第一晶体管的栅极连接所述下拉节点或所述上拉结点，第一极连接所述补偿信号端，第二极作为所述补偿模块的输出端连接所述公共电压端；或者，所述补偿模块包括第一晶体管和第二晶体管，其中，所述第一晶体管的栅极连接所述下拉节点，第一极连接所述补偿信号端，第二极作为所述补偿模块的输出端连接所述公共电压端；所述第二晶体管的栅极连接所述上拉节点，第一极连接所述补偿信号端，第二极作为所述补偿模块的输出端连接所述公共电压端。

进一步优选的，在所述移位寄存器单元包括补偿控制模块的情况下，所述补偿控制模块包括第三晶体管；所述第三晶体管的栅极连接所述补偿控制端，第一极连接所述补偿模块的输出端，第二极连接所述公共电压端。

进一步优选的，所述移位寄存器单元还包括：输出模块、下拉模块、第一上拉控制模块、第二上拉控制模块、第一下拉控制模块、第二下拉控制模块、储能模块；所述输出模块连接时钟信号端、所述上拉节点、所述信号输出端，用于在所述上拉节点的控制下将所述时钟信号端的电压输出至所述信号输出端；所述下拉模块连接所述下拉结点、第一电压端、所述信号输出端，用于在所述下拉结点的控制下将所述第一电压端的电压输出至所述信号输出端；所述第一上拉控制模块连接所述上拉节点、信号输入端、第二电压端，用于在所述信号输入端的控制下将所述第二电压端的电压输出至所述上拉节点；所述第二上拉控制模块连接复位信号端、第三电压端、所述上拉节点，用于在所述复位信号端的控制下将所述第三电压端的电压输出至所述上拉节点；所述第一下拉控制模块连接所述第一电压端、所述上拉节点、所述下拉结点，用于在所述上拉节点的控制下将所述第一电压端的电压输出至所述下拉结点；所述第二下拉控制模块连接所述第一电压端、第四电压端、所述上拉节点、所述下拉结点，用于在所述上拉节点和所述第一电压端的控制下将所述第四电压端的电压输出至所述下拉结点；所述储能模块连接于所述上拉节点和所述信号输出端之间，用于将所述上拉节点的电压进行存储，或者对所述上拉节点进行充电。

进一步优选的，所述移位寄存器单元还包括第一放噪模块，和/或，第二放噪模块；所述第一放噪模块连接所述第一电压端、所述上拉节点、所述下拉结点，用于在所述下拉结点的控制下将所述第一电压端的电压输出至所述上拉节点进行放噪；所述第二放噪模块连接初始信号端、所述第一电压端、所述上拉节点，用于在所述初始信号端的控制下将所述第一电压端的电压输出至所述上拉节点进行放噪。

进一步优选的，所述输出模块包括第四晶体管；所述第四晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极连接所述信号输出端；所述下拉模块包括第五晶体管；所述第五晶体管的栅极连接所述下拉结点，第一极连接所述第一电压端，第二极连接所述信号输出端；所述第一上拉控制模块包括第六晶体管；所述第六晶体管的栅极连接所述信号输入端，第一极连接所述第二电压端，第二极连接所述上拉节点；所述第二上拉控制模块包括第七晶体管；所述第七晶体管的栅极连接所述复位信号端，第一极连接所述第三电压端，第二极连接所述上拉节点；所述第一下拉控制模块包括第八晶体管；所述第八晶体管的栅极连接所述上拉节点，第一极连接所述第一电压端，第二极连接所述下拉结点；所述第二下拉控制模块包括第九晶体管、第十晶体管、第十一晶体管；所述第九晶体管的栅极连接所述上拉节点，第一极连接所述第一电压端，第二极连接所述第十一晶体管的栅极；所述第十晶体管的栅极以及第一极连接所述第四电压端，第二极连接所述第十一晶体管的栅极；所述第十一晶体管的第一极连接所述第四电压端，第二极连接所述下拉结点；所述储能模块包括第一电容，所述第一电容的一端连接所述上拉节点，另一端连接所述信号输出端。

进一步优选的，在所述移位寄存器单元包括所述第一放噪模块的情况下，所述第一放噪模块包括第十二晶体管，所述第十二晶体管的栅极与所述下拉结点连接，第一极连接所述第一电压端，第二极连接所述上拉节点；在所述移位寄存器单元包括所述第二放噪模块的情况下，所述第二放噪模块包括第十三晶体管，所述第十三晶体管的栅极与所述初始信号端连接，第一极连接所述第一电压端，第二极连接所述上拉节点。

本发明实施例另一方面还提供一种栅极驱动电路，包括至少两级级联的前述的移位寄存器单元；第一级移位寄存器单元的信号输入端与起始信号端相连接；除了所述第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端与下一级移位寄存器单元的信号输入端相连接；除了最后一级移位寄存器单元以外，下一级移位寄存器单元的信号输出端与上一级移位寄存器单元的复位信号端相连接；所述最后一级移位寄存器单元的复位信号端与所述起始信号端相连接，或者单独设置复位信号端。

本发明实施例再一方面还提供一种显示装置，包括公共电极以及如前述的栅极驱动电路；所述栅极驱动电路中的公共电压端与所述公共电极连接。

本发明实施例又一方面还提供一种用于驱动如前述的移位寄存器单元的驱动方法，在一图像帧内，所述方法包括：第一阶段，在输入信号端的控制下，第一上拉控制模块将第二电压端的电压输出至上拉节点，并将第二电压端的电压存储至存储模块；第二阶段，所述存储模块将在所述第一阶段存储的电压输出至所述上拉节点，输出模块开启，并将时钟信号端的电压输出至信号输出端；第三阶段，在复位信号端的控制下，第二上拉控制模块将第三电压端的电压输出所述上拉节点；在所述上拉节点和第一电压端的控制下，通过所述第二下拉控制模块控制将第四电压端的电压输出至下拉结点，并在所述下拉结点的控制下开启所述下拉模块，并将所述第一电压端的电压输出至所述信号输出端；第四阶段，所述下拉模块在所述下拉结点的控制下保持开启状态，并将所述第一电压端的电压输出至所述信号输出端；在下一图像帧之前重复第四阶段的控制信号，使得所述信号输出端保持输出所述第一电压端的电压；其中，在补偿模块与所述上拉节点连接的情况下，在所述第一阶段和所述第二阶段，所述补偿模块在所述上拉节点的控制下开启，并将补偿信号端的电压输出至所述补偿模块的输出端；在补偿模块与所述下拉节点连接的情况下，在所述第三阶段至下一图像帧之前，所述补偿模块在所述下拉节点的控制下开启，并将补偿信号端的电压输出至所述补偿模块的输出端。

进一步优选的，在所述移位寄存器单元包括补偿控制模块的情况下，所述驱动方法还包括：根据所述公共电压端的电压是否需要进行补偿，在所述补偿控制模块的控制下，将所述补偿模块的输出端的电压输出至公共电压端。

本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，该移位寄存器单元包括：上拉节点pu和下拉节点pd，上拉节点用于控制移位寄存器单元的信号输出端输出栅极扫描信号，下拉节点用于停止移位寄存器单元的信号输出端输出栅极扫描信号；该移位寄存器单元还包括：补偿模块；补偿模块连接上拉节点和/或下拉结点、补偿信号端，用于在上拉节点和/或下拉结点的控制下将补偿信号端的电压输出至补偿模块的输出端，补偿模块的输出端连接公共电压端；这样一来，在本发明中的移位寄存器单元应用于显示装置的情况下，在通过控制移位寄存器单元中的上拉节点和下拉结点以进行逐行输出栅极扫描信号时，可以根据上拉节点和/或下拉结点对补偿模块进行开启，从而可以根据显示装置中各行位置处公共电极的实际检测情况，将补偿信号端的补偿电压在该补偿模块开启时输出至对应位置的公共电极以进行补偿。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种移位寄存器单元的结构示意图；

图2为本发明实施例提供的另一种移位寄存器单元的结构示意图；

图3为本发明实施例提供的再一种移位寄存器单元的结构示意图；

图4为本发明实施例提供的又一种移位寄存器单元的结构示意图；

图5为本发明实施例提供的又一种移位寄存器单元的结构示意图；

图6为本发明实施例提供的又一种移位寄存器单元的结构示意图；

图7为本发明实施例提供的一种栅极驱动电路的结构示意图；

图8为本发明实施例提供的一种移位寄存器单元的控制信号时序图；

图9为本发明实施例提供的一种补偿过程示意图；

图10为本发明实施例提供的另一种补偿过程示意图。

附图标记：

101-补偿模块；1011-补偿控制模块；102-输出模块；103-下拉模块；104-第一上拉控制模块；105-第二上拉控制模块；106-第一下拉控制模块；107-第二下拉控制模块；108-存储模块；109-第一放噪模块；1010-第二放噪模块；pu-上拉节点；pd-下拉结点；output-信号输出端；input-信号输入端；v补偿-补偿信号端；vcom-公共电压端；o-补偿模块的输出端；sw-补偿控制端；clk-时钟信号端；vgl-第一电压端；vdd-第二电压端；vss-第三电压端；vgh-第四电压端；stv-初始信号端；reset-复位信号端。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种移位寄存器单元，如图1所示，该移位寄存器单元包括上拉节点pu和下拉节点pd，其中，上拉节点pu用于控制移位寄存器单元的信号输出端output输出栅极扫描信号，下拉节点pd用于停止移位寄存器单元的信号输出端output输出栅极扫描信号。

如图1所示，该移位寄存器单元还包括：补偿模块101，其中，该补偿模块101连接上拉节点pu和/或下拉结点pd、补偿信号端v补偿，用于在上拉节点和/或下拉结点的控制下，将补偿信号端v补偿的电压(即补偿电压)输出至补偿模块的输出端o，该补偿模块的输出端o连接公共电压端vcom。

本领域的技术人员应当理解到，可参考图1，在移位寄存器单元中，上拉节点pu与输出模块102连接，通过上拉节点pu开启输出模块102以通过信号输出端output输出栅极扫描信号；下拉节点pd与下拉模块103连接，通过下拉节点pd开启下拉模块103以通过信号输出端output输出终止信号(例如，可以为低电平信号)。

另外，还应当理解到，在显示装置中，公共电压端vcom一般与显示装置的公共电极线连接，通过公共电极线将通过补偿信号端v补偿输出至补偿模块的输出端o的补偿电压输出至对应位置的公共电极，以进行相应的补偿。

此处需要说明的是，上述补偿模块101连接上拉节点pu和/或下拉结点pd、补偿信号端v补偿可以是指：

第一，补偿模块101连接上拉节点pu和补偿信号端v补偿，以实现在上拉节点pu控制下，将补偿信号端v补偿的电压(即补偿电压)输出至补偿模块的输出端o。

第二，补偿模块101连接下拉结点pd和补偿信号端v补偿，以实现在下拉结点pd控制下，将补偿信号端v补偿的电压(即补偿电压)输出至补偿模块的输出端o。

第三，补偿模块101连接上拉节点pu、下拉结点pd、补偿信号端v补偿，以实现在上拉节点pu和下拉结点pd控制下，将补偿信号端v补偿的电压(即补偿电压)输出至补偿模块的输出端o。

当然，本领域的技术人员还应当理解到，对于移位寄存器单元中的上拉节点pu和下拉结点pd而言，两者一般处于相反的状态，例如上拉节点pu在处于工作状态(例如，高电平状态)时，下拉节点pd在处于非工作状态(例如，低电平状态)；下拉节点pd在处于非工作状态(例如，低电平状态)时，下拉节点pd在处于工作状态(例如，高电平状态)。

基于此，在应用于显示装置的情况下，在一显示帧的时间内，移位寄存器单元中上拉节点pu相比于下拉结点pd的处于工作状态的时间短很多，因此，本发明为了能够较长的公共电极进行补偿以更好的保证显示画面的质量，优选的，如图1所示，补偿模块101与上拉节点pu、下拉结点pd、补偿信号端v补偿连接，以在一显示帧的时间内均能够公共电极进行补偿；或者，如图2所示，补偿模块101与下拉结点pd、补偿信号端v补偿连接，在下拉结点pd处于工作状态的较长时间内能够公共电极进行补偿。

需要说明的是，上述补偿模块101的两种优选连接方式，不仅能够对公共电极进行补偿，而且还能够降低下拉结点pd受到外界耦合影响，并且相对于补偿模块101与上拉节点pu、下拉结点pd连接的移位寄存器单元而言，补偿模块101与下拉结点pd的移位寄存器单元功耗降低。

综上所述，在本发明中的移位寄存器单元应用于显示装置的情况下，在通过控制移位寄存器单元中的上拉节点和下拉结点以进行逐行输出栅极扫描信号时，可以根据上拉节点和/或下拉结点对补偿模块进行开启，从而可以根据显示装置中各行位置处公共电极的实际检测情况，将补偿信号端的补偿电压在该补偿模块开启时输出至对应位置的公共电极以进行补偿。

在此基础上，为了能够对上述补偿模块101进行控制，以根据实际的检测结果，在需要进行补偿时，进行相应的补偿；在不需要进行补偿时，则不进行补偿。本发明优选的，如图3所示，该移位寄存器单元还包括：连接有补偿控制端sw的补偿控制模块1011，且该补偿控制模块1011连接于补偿模块的输出端o和公共电压端vcom之间，用于在补偿控制端sw的控制下将补偿模块的输出端o的电压输出至公共电压端vcom。

以下对上述补偿模块101和补偿控制模块1011的具体设置方式做进一步的说明。

其中，对于补偿模块101的具体设置方式可以如下：

例如，如图4所示，该补偿模块101包括第一晶体管m1，其中，第一晶体管m1的栅极连接下拉节点pd(或者上拉节点pu)，第一极连接补偿信号端v补偿，第二极作为补偿模块的输出端o连接公共电压端vcom。其中，图4仅是第一晶体管m1的栅极优选连接下拉节点pd为例进行说明的，当然，第一晶体管m1的栅极也可以连接上拉节点pu，此处不再附图赘述。

又例如，如图5所示，该补偿模块101包括第一晶体管m1和第二晶体管m2，其中，第一晶体管m1的栅极连接下拉节点pd，第一极连接补偿信号端v补偿，第二极作为补偿模块的输出端o连接公共电压端vcom；第二晶体管m2的栅极连接上拉节点pu，第一极连接补偿信号端v补偿，第二极作为补偿模块的输出端o连接公共电压端vcom。

对于补偿控制模块1011而言，如图6所示，该补偿控制模块1011包括第三晶体管m3；该第三晶体管m3的栅极连接补偿控制端sw，第一极连接补偿模块的输出端o，第二极连接公共电压端vcom。

需要说明的是，在包括补偿控制模块1011的情况下，图6中仅是示意的以补偿模块101与上拉节点pu、下拉结点pd、补偿信号端v补偿连接为例进行说明的，而对于补偿模块101与上拉节点pu和补偿信号端v补偿连接以及图示4中示出的补偿模块101与下拉结点pd和补偿信号端v补偿连接的移位寄存器单元而言，补偿控制模块1011的设置情况可以与图6中补偿控制模块1011的设置方式相同，此处不再一一附图赘述。

另外，需要说明的是，上述补偿模块101和补偿控制模块1011的连接方式以及模块中的具体设置情况，可以适用于常规的任何移位寄存器单元，任何包含上述补偿模块101和补偿控制模块1011连接方式以及模块中的具体设置情况都应涵盖在本发明的保护范围之内。

以下示意的，如图3所示，提供一种优选的包括补偿模块101(以补偿模块101与上拉节点pu、下拉结点pd、补偿信号端v补偿连接为例)和补偿控制模块1011的完整移位寄存器单元，该移位寄存器单元在包括补偿模块101和补偿控制模块1011以外，还包括输出模块102、下拉模块103、第一上拉控制模块104、第二上拉控制模块105第一下拉控制模块106、第二下拉控制模块107、储能模块108。

具体的，输出模块102连接时钟信号端clk、上拉节点pu、信号输出端output，用于在上拉节点pu的控制下将时钟信号端clk的电压输出至信号输出端output。

下拉模块103连接下拉结点pd、第一电压端vgl、信号输出端output，用于在下拉结点pd的控制下将第一电压端vgl的电压输出至信号输出端output。

第一上拉控制模块104连接上拉节点pu、信号输入端input、第二电压端vdd，用于在信号输入端input的控制下将第二电压端vdd的电压输出至上拉节点pu。

第二上拉控制模块105连接复位信号端reset、第三电压端vss、上拉节点pu，用于在复位信号端reset的控制下将第三电压端vss的电压输出至上拉节点pu。

第一下拉控制模块106连接第一电压端vgl、上拉节点pu、下拉结点pd，用于在上拉节点pu的控制下将第一电压端vgl的电压输出至下拉结点pd。

第二下拉控制模块107连接第一电压端vgl、第四电压端vgh、上拉节点pu、下拉结点pd，用于在上拉节点pu和第一电压端vgl的控制下将第四电压端vgh的电压输出至下拉结点pd。

储能模块108连接于上拉节点pu和信号输出端output之间，用于将上拉节点pu的电压进行存储，或者对上拉节点pu进行充电。

进一步的，如图3所示，该移位寄存器单元还包括第一放噪模块109，和/或，第二放噪模块1010。其中，第一放噪模块109连接第一电压端vgl、上拉节点pu、下拉结点pd，用于在下拉结点pu的控制下将第一电压端vgl的电压输出至上拉节点pu进行放噪；第二放噪模块1010连接初始信号端stv、第一电压端vgl、上拉节点pu，用于在初始信号端stv的控制下将第一电压端vgl的电压输出至上拉节点pu进行放噪。

参考图6，以下对上述移位寄存器单元中各模块的具体设置情况做进一步的说明。

输出模块102包括第四晶体管m4；第四晶体管m4的栅极连接上拉节点pu，第一极连接时钟信号端clk，第二极连接信号输出端output。

下拉模块103包括第五晶体管m5；第五晶体管m5的栅极连接下拉结点pd，第一极连接第一电压端vgl，第二极连接信号输出端output。

第一上拉控制模块104包括第六晶体管m6；第六晶体管m6的栅极连接信号输入端input，第一极连接第二电压端vdd，第二极连接上拉节点pu。

第二上拉控制模块105包括第七晶体管m7；第七晶体管m7的栅极连接复位信号端reset，第一极连接第三电压端vss，第二极连接上拉节点pu。

第一下拉控制模块106包括第八晶体管m8；第八晶体管m8的栅极连接上拉节点pu，第一极连接第一电压端vgl，第二极连接下拉结点pd。

第二下拉控制模块107包括第九晶体管m9、第十晶体管m10、第十一晶体管m11；其中，第九晶体管m9的栅极连接上拉节点pu，第一极连接第一电压端vgl，第二极连接第十一晶体管m11的栅极；第十晶体管m10的栅极以及第一极连接第四电压端vgh，第二极连接第十一晶体管m11的栅极；第十一晶体管m11的第一极连接第四电压端vgh，第二极连接下拉结点pd。

储能模块108包括第一电容c1，第一电容c1的一端连接上拉节点pu，另一端连接信号输出端output。

在此基础上，如图6所示，第一放噪模块109包括第十二晶体管m12，第十二晶体管m12的栅极与下拉结点pd连接，第一极连接第一电压端vgl，第二极连接上拉节点pd。

第二放噪模块1010包括第十三晶体管m13，第十三晶体管m13的栅极与初始信号端stv连接，第一极连接第一电压端vgl，第二极连接上拉节点pu。

本发明实施例还提供一种栅极驱动电路(goa电路)，如图7所示，包括至少两级级联的如前述移位寄存器单元，具有与前述实施例提供的移位寄存器单元相同的结构和有益效果。由于前述实施例已经对移位寄存器单元的结构和有益效果进行了详细的描述，此处不再赘述。

其中，该栅极驱动电路中，第一级移位寄存器单元rs1的信号输入端input与起始信号端stv相连接；除了第一级移位寄存器单元rs1以外，上一级移位寄存器单元rs(n-1)的信号输出端output与下一级移位寄存器单元rs(n)的信号输入端input相连接，其中，起始信号端stv用于输出起始信号，该栅极驱动电路goa的第一级移位寄存器单元rs1在接收到上述起始信号后开始对栅线(g1、g2……gn)进行逐行扫描。

另外，该栅极驱动电路中，除了最后一级移位寄存器单元以外，下一级移位寄存器单元rs(n)的信号输出端output与上一级移位寄存器单元rs(n-1)的复位信号端reset相连接；最后一级移位寄存器单元的复位信号端reset与起始信号端stv相连接，或者单独设置复位信号端reset。

需要说明的是，对于前述移位寄存器单元包括第二放噪模块1010的情况下，由该移位寄存器单元组成的栅极驱动电路在进行逐行扫描时，能够在通过初始信号端stv开启栅极驱动电路中的第一级的移位寄存器单元时对其他的移位寄存器单元中的上拉节点pu进行放噪，也即在一显示帧开启时，能够通过第二放噪模块1010进行整屏放噪，从而能够使得时钟信号端上的信号产生的耦合噪声以及外界因素引起的噪声得以消除，进而保证了信号输出端output的稳定性。

此处还需要说明的是，上述由上述移位寄存器单元构成的栅极驱动电路中，实际的第一电压端vgl和第三电压端vss可以为同一电压端，第二电压端vdd和第四电压端vgh可以为同一电压端；本发明中将第一电压端vgl、第二电压端vdd、第三电压端vss和第四电压端vgh分别单独设置，能够在不改变该栅极驱动电路中的连接的情况下，仅互换第二电压端vdd和第三电压端vss上的信号，即可实现信号输出端output和信号输入端input的互换，也即在不改变任何连接关系的情况下，仅通过互换第二电压端vdd和第三电压端vss上的信号，即可通过栅极驱动电路实现反向扫描。

本发明实施例还提供一种显示装置，包括公共电极以及前述的栅极驱动电路，栅极驱动电路中的公共电压端(通过公共电极线)与公共电极连接，由于该显示装置包括如上所述的栅极驱动电路，具有与前述实施例提供的栅极驱动电路相同的结构和有益效果。由于前述实施例已经对栅极驱动电路的结构和有益效果进行了详细的描述，此处不再赘述。

需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板和有机发光二极管显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。

本发明实施例还提供一种驱动前述移位寄存器单元的驱动方法，以下结合移位寄存器单元在栅极驱动电路以及显示装置的实际应用，示意的通过图7对如图6所示的移位寄存器单元中各模块中各个晶体管的通断状态，对该驱动方法在实际显示帧中的各阶段进行详细的说明。需要说明的是，本发明实施例中，是以第二电压端vdd和第四电压端vgh输入高电平，第一电压端vgl和第三电压端vss输入底电平为例进行的说明，本发明实施例中晶体管的通、断过程均是以所有晶体管为n型晶体管为例进行的说明。

具体的，在一图像帧内，上述驱动方法包括：

一图像帧的第一阶段s1：

在输入信号端input的控制下，第一上拉控制模块104将第二电压端vdd的电压输出至上拉节点pu，并将第二电压端vdd的电压存储至存储模块108；并且补偿模块101在上拉节点pu和补偿控制模块1011的控制下开启，将补偿信号端v补偿的电压输出至公共电压端vcom。

具体的，信号输入端input输入高电平，时钟信号端clk输入低电平；其中，结合图7的栅极驱动电路和图8，第一级移位寄存器单元rs1通过初始信号端stv向信号输入端input输入高电平，第一级移位寄存器单元rs1以外的移位寄存器单元rsn而言，将上一级移位寄存器单元rs(n-1)的信号输出端output(n-1)输出的高电平输入至该移位寄存器单元rsn的信号输入端input。

该阶段中，在信号输入端input的高电平控制下，第一上拉控制模块104中的第六晶体管m6打开，将第二电压端vdd的高电平输出至上拉节点pu，并将第二电压端vdd的高电平存储至存储模块108中的第一电容c1中。

另外，在上拉节点pu的高电平控制下，补偿模块101中的第二晶体管m2打开，将补偿信号端v补偿的补偿电压输出至补偿模块的输出端o，同时可以根据实际的检测公共电压端vcom(也即公共电极)的电压是否需要进行补偿，如果需要补偿，向补偿控制端sw输入高电平，开启第三晶体管m3，即可将补偿模块的输出端o的补偿电压(补偿信号端v补偿的电压)通过第三晶体管m3输出至公共电压端vcom以进行电压补偿；如果不需要补偿，向补偿控制端sw输入低电平，关闭第三晶体管m3即可。

信号输出端output在本阶段无信号输出。

一图像帧的第二阶段s2：

存储模块108将在第一阶段s1存储的电压输出至上拉节点pu，输出模块102开启，并将时钟信号端clk的电压输出至信号输出端output；并且补偿模块101在上拉节点pu和补偿控制模块1011的控制下保持开启，并将补偿信号端v补偿的电压输出至公共电压端vcom。

具体的，该阶段时钟信号端clk输入高电平，信号输入端input输入低电平，存储模块108中的第一电容c1将在第一阶段s1存储的高电平电压输出至上拉节点pu，在上拉节点pu的高电平控制下，输出模块102中的第四晶体管m4开启，将时钟信号端clk的高电平输出至信号输出端output；同时，第一电容c1在自举作用(booststrapping)下能够进一步的放大上拉节点pu的高电平，从而确保将时钟信号端clk的高电平输出至信号输出端output。

另外，在上拉节点pu的高电平控制下，补偿模块101以及补偿控制模块1011中晶体管的开启状态与第一阶段s1相同，具体补偿过程也与第一阶段s1相同，此处不再赘述。

综上所述，信号输出端output在本阶段输出高电平，也即输出栅极扫描信号。

一图像帧的第三阶段s3：

在复位信号端reset的控制下，第二上拉控制模块105将第三电压端vss的电压输出上拉节点pu；在上拉节点pu和第一电压端vgl的控制下，通过第二下拉控制模块105控制将第四电压端vgh的电压输出至下拉结点pd，并在下拉结点pd的控制下开启下拉模块103，并将第一电压端vgl的电压输出至信号输出端output；同时补偿模块101在下拉结点pd和补偿控制模块1011的控制下开启，能够将补偿信号端v补偿的电压输出至公共电压端vcom。

具体的，该阶段复位信号端reset输入高电平，其中，结合图7的栅极驱动电路和图8，除最一级移位寄存器单元以外的移位寄存器单元rsn而言，下一级移位寄存器单元rs(n+1)的信号输出端output(n+1)输出的高电平输入至该移位寄存器单元rsn的复位信号端reset；最一级移位寄存器单元的复位信号端reset可以通过起始信号端stv或者单独进行输入高电平。

该阶段，在复位信号端reset的高电平控制下，第二上拉控制模块105中的第七晶体管m7打开，将第三电压端vss的低电平输出上拉节点pu；在上拉节点pu的低电平控制下，第一下拉控制模块106中的第八晶体管m8处于关闭状态，第二下拉控制模块107中的第九晶体管m9处于关闭状态，且在第四电压端vgh的高电平控制下，第十晶体管m10和第十一晶体管m11开启，并将第四电压端vgh的高电平输出至下拉结点pd。

在下拉结点pd的高电平控制下，下拉模块103中的第五晶体管m5开启，将第一电压端vgl的低电平输出至信号输出端output；同时，在下拉结点pd的高电平控制下，补偿模块101中的第一晶体管m1打开，将补偿信号端v补偿的补偿电压输出至补偿模块的输出端o，同时可以根据实际的检测公共电压端vcom(也即公共电极)的电压是否需要进行补偿，如果需要补偿，向补偿控制端sw输入高电平，开启第三晶体管m3，即可将补偿模块的输出端o的补偿电压(补偿信号端v补偿的电压)通过第三晶体管m3输出至公共电压端vcom以进行电压补偿；如果不需要补偿，向补偿控制端sw输入低电平，关闭第三晶体管m3即可。

另外，在下拉结点pd的高电平控制下，第一放噪模块109中的第十二晶体管m12打开，从而将第一电压端vgl的低电平输出至上拉节点pu。

综上所述，信号输出端output在本阶段输出低电平。

一图像帧的第四阶段s4：

下拉模块103在下拉结点pd的控制下保持开启状态，并将第一电压端vgl的电压输出至信号输出端output，并且补偿模块101在下拉结点pd和补偿控制模块1011的控制下开启，将补偿信号端v补偿的电压输出至公共电压端vcom。

具体的，该阶段在上拉节点pu维持低电平，第一下拉控制模块106中的第八晶体管m8保持关闭状态，第二下拉控制模块107中的第九晶体管m9保持关闭状态，且第四电压端vgh的高电平控制下，第十晶体管m10和第十一晶体管m11开启，并将第四电压端vgh的高电平输出至下拉结点pd。

在下拉结点pd的高电平控制下，下拉模块103中的第五晶体管m5开启，将第一电压端vgl的低电平输出至信号输出端output；同时下拉结点pd的高电平控制下，补偿模块101以及补偿控制模块1011中晶体管的开启状态与第三阶段s3相同，具体补偿过程也与第一阶段s1相同，此处不再赘述。

另外，在下拉结点pd的高电平控制下，第一放噪模块109中的第十二晶体管m12打开，从而将第一电压端vgl的低电平输出至上拉节点pu，进行放噪。

综上所述，信号输出端output在本阶段输出低电平。

在下一图像帧之前重复第四阶段s4的控制信号，使得信号输出端output保持输出第一电压端vgl的低电平电压，下拉结点pd维持高电平，补偿模块101以及补偿控制模块1011中晶体管的开启状态与第四阶段s4相同，具体补偿过程也与第四阶段s4相同，此处不再赘述。

此处需要说明的是，第一，上述实施例中晶体管的通、断过程是以所有晶体管为n型晶体管为例进行说明的，当所有晶体管均为p型时，需要对图7中各个控制信号进行翻转，且将图6中与第二电压端vdd和第四电压端vgh相连接的模块或者晶体管连分别接至低电位，与第一电压端vgl和第三电压端vss相连接的模块或者晶体管连接高电位。

第二，对于第二下拉控制模块107而言，需要设置第九晶体管m9的沟道宽长比大于第十晶体管m10的沟道宽长比，从而保证在上拉节点pu为高电平时(即第一阶段s1以及第二阶段s2)，使得第一电压端vgl的低电平通过第九晶体管m9与第四电压端vgh的高电平通过第十晶体管m10中和，保证第十一晶体管m11处于关闭状态，使得第四电压端vgh的高电平不能输出至下拉结点pd，即保证在上拉节点pu为高电平时，下拉结点pd为低电平。

当然，在上拉节点pu为低电平时(即第三阶段s3以及第四阶段s4)，第九晶体管m9处于关闭状态，通过第四电压端vgh的高电平开启第十晶体管m10和第十一晶体管m11，使得第四电压端vgh的高电平能够输出至下拉结点pd，即保证在上拉节点pu为低电平时，下拉结点pd为高电平。

第三，上述驱动方法仅是以图6中示出的移位寄存器单元补偿模块101与上拉节点pu和下拉结点pd均连接为例进行说明的，当然，对于补偿控制模块1011与下拉节点pd连接的情况(例如图4)下，可以参考上述驱动方法中的第三阶段s3以及第四阶段s4中补偿模块101和补偿控制模块1011的开启情况；对于补偿控制模块1011与上拉节点pu连接的情况下，可以参考上述驱动方法中的第一阶段s1以及第二阶段s2中补偿模块101和补偿控制模块1011的开启情况，此处不再一一赘述。

另外，上述驱动方法仅是以图6中示出的移位寄存器单元包括补偿控制模块1011为例，对在补偿控制模块的控制下，将补偿模块的输出端的电压输出至公共电压端vcom进行说明的，当然，实际中，移位寄存器单元也可以如图1、图2、图4、图5所示，不包括补偿控制模块1011；以下结合栅极驱动电路对移位寄存器单元包括补偿控制模块1011和不包括补偿控制模块1011两种情况下，对将补偿模块的输出端的电压输出至公共电压端vcom的具体补偿过程做进一步的说明。

例如，对于移位寄存器单元包括补偿控制模块1011的情况下，如图9所示，具体的补偿过程可以包括：

步骤1、开启栅极驱动电路，并打开补偿控制模块1011(即图6中向补偿控制端sw输入高电平开启第三晶体管m3)。

步骤2、检测显示装置中的公共电极是否需要进行补偿，若需要进行补偿，则通过栅极驱动电路中对应位置的移位寄存器单元中的补偿信号端v补偿输入补偿电压；若不需要进行补偿，则关闭补偿控制模块1011(即向补偿控制端sw输入低电平关闭第三晶体管m3)。

又例如，对于移位寄存器单元不包括补偿控制模块1011的情况下，如图10所示，具体的补偿过程可以包括：

步骤1、开启栅极驱动电路。

步骤2、检测显示装置中的公共电极是否需要进行补偿，若需要进行补偿，则通过栅极驱动电路中对应位置的移位寄存器单元中的补偿信号端v补偿输入补偿电压；若不需要进行补偿，则通过栅极驱动电路中对应位置的移位寄存器单元中的补偿信号端v补偿输入实际的公共电压即可。

需要说明的是，对于上述检测显示装置中的公共电极是否需要进行补偿的步骤，可以是在开启栅极驱动电路前对显示装置中进行整体检测，也可以是在栅极驱动电路开启后运行的过程中，根据公共电压端vcom的拉动情况进行逐行的检测，本发明对此不作限定，可以根据实际的需要选择适当的检测方式。

例如，对于移位寄存器单元包括补偿控制模块1011的情况下，在开启栅极驱动电路时，可以同时开启补偿控制模块1011，并补偿模块开启的情况下，先通过补偿信号端v补偿检测公共电压端vcom(也即公共电极)的电压是否需要进行补偿；若需要进行补偿，再通过补偿信号端v补偿输入补偿电压；若不需要进行补偿，则关闭补偿控制模块1011；当然此处仅是示意的说明，实际中可以根据需要选择其他的补偿过程。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。