2级移位寄存器SRli+2所输出的扫描信号SSi+2_L，晶体管M2的源极耦接晶体管Ml的源极并且共同耦接至节点X以输出预充电信号PCS，且晶体管M2的漏极接收逆向输入信号BW。
[0058]在第i级移位寄存器SRli的上拉单元320中，晶体管M3的栅极经由节点X接收预充电信号PCS，晶体管M3的漏极接收预设时钟信号PCK，且晶体管M3的源极输出扫描信号SSi_L。电容Cl的第一端耦接晶体管M3的栅极与节点X，且电容Cl的第二端耦接晶体管M3的源极。
[0059]在第i级移位寄存器SRli的第一放电单元332中，晶体管M4的栅极与晶体管M4的漏极耦接在一起以接收第一电平信号VPWL1，且晶体管M4的源极输出第一分压信号VDS1。晶体管M5的栅极接收第一分压信号VDSl，晶体管M5的漏极耦接晶体管M4的漏极并接收第一电平信号VPWL1。晶体管M6的栅极耦接晶体管Ml的源极与晶体管M2的源极以接收预充电信号PCS，晶体管M6的漏极耦接晶体管M4的源极，且晶体管M6的源极耦接参考电位Vss。晶体管M7的栅极耦接晶体管Ml的源极与晶体管M2的源极以接收预充电信号PCS，晶体管M7的漏极耦接晶体管M5的源极，且晶体管M7的源极耦接参考电位Vss。晶体管M8的栅极耦接晶体管M5的源极与晶体管M7的漏极，晶体管M8的漏极耦接晶体管Ml的源极与晶体管M2的源极，且晶体管M8的源极耦接参考电位Vss。晶体管M9的栅极耦接晶体管M8的栅极，晶体管M9的漏极耦接晶体管M3的源极，且晶体管M9的源极耦接参考电位Vss。
[0060]在第i级移位寄存器SRli的第二放电单元334中，晶体管MlO的栅极与晶体管MlO的漏极耦接在一起以接收第二电平信号VPWL2，且晶体管MlO的源极输出第二分压信号VDS2。晶体管Mll的栅极接收第二分压信号VDS2，晶体管Mll的漏极耦接晶体管MlO的漏极并接收第二电平信号VPWL2。晶体管M12的栅极耦接晶体管Ml的源极与晶体管M2的源极以接收预充电信号PCS，晶体管M12的漏极耦接晶体管MlO的源极，且晶体管M12的源极耦接参考电位Vss。晶体管M13的栅极耦接晶体管Ml的源极与晶体管M2的源极以接收预充电信号PCS，晶体管M13的漏极耦接晶体管Mll的源极，且晶体管M13的源极耦接参考电位Vss。晶体管M14的栅极耦接晶体管Mll的源极与晶体管M13的漏极，晶体管M14的漏极耦接晶体管Ml的源极与晶体管M2的源极，且晶体管M14的源极耦接参考电位Vss。晶体管M15的栅极耦接晶体管M14的栅极，晶体管M15的漏极耦接晶体管M3的源极，且晶体管M15的源极耦接参考电位Vss。
[0061]于此，为了要清楚说明图4的移位寄存器SRli的运作原理，图5A绘示双向移位暂存装置112立对显示区AA中的奇数行像素进行顺向扫描的信号时序示意图。
[0062]请先参照图5A，从图5A中可清楚地看出，在顺向扫描的驱动状态下，移位寄存器SRli接收高电位的顺向扫描信号FW以及低电位的逆向扫描信号BW，且移位寄存器SRli接收互为反相的第一电平信号VPWLl与第二电平信号VPWL2。另，时序控制器122会提供具有特定责任周期(duty cycle)且具有不同相位差的时钟信号CLK3_L、CLK4_L、CLK 1_L以及CLK2_L。在本实施例中，各个时钟信号CLK1_L?CLK4_L的责任周期是以50%为例，且时序控制器122是依照CLK3_L — CLK4_L — CLK 1_L — CLK2_L的顺序而产生相位依序落后前一信号90度的时钟信号CLK1_L?CLK4_L，亦即每个时钟信号CLK3_L、CLK4_L、CLK 1_L以及CLK2_L的致能时间(信号提升至高电位的时间，亦为每一脉冲的脉冲宽度)依序与前一时钟信号有50%的重迭，但本发明并不以此为限。举例来说，时钟信号CLK4_L的相位会落后于时钟信号CLK3_L并且具有90度的相位差，时钟信号CLK1_L的相位会落后于时钟信号CLK4_L并且具有90度的相位差，时钟信号CLK2_L的相位会落后于时钟信号CLK1_L并且具有90度的相位差。
[0063]另外，在本实施例中，时钟信号CLK3_L在一个巾贞期间(frame per1d)内的第一个脉冲(pulse)的致能时间会晚于起始信号STV2_L的致能时间，并且与起始信号STV2_L的致能时间有50%的重迭。此外，起始信号STV2_L的相位落后于起始信号STV1_L，并且起始信号STV2_L的致能时间会与起始信号STV1_L的致能时间有50%的重迭。
[0064]请合并参照图2A、图4以及图5A，以第I级移位寄存器SRl1为例，在时间tl?t3的期间，预充电单元310的晶体管Ml反应于致能的起始信号STV1_L而导通，并且晶体管M2反应于禁能的扫描信号SS3_L而截止，使得预充电单元310输出对应的预充电信号PCS来对节点X进行预充电。在此期间内，由于上拉单元320是接收禁能的时钟信号CLK3_L，故无论晶体管M3是否会被预充电信号PCS所导通，扫描信号SS1^皆会位于参考电位Vss。
[0065]在时间t3?t5的期间，预充电单元310的晶体管Ml与M2分别反应于禁能的起始信号STV1_L与禁能的扫描信号SS3_L而截止。上拉单元320接收到致能的时钟信号CLK3_L,在此期间内，节点X会通过晶体管M3的漏极与栅极间的稱合效应(coupling effect)而被拉升，使得晶体管M3被导通而输出高电位的扫描信号SS1J^另一方面,第一放电单兀332的晶体管M6与M7分别反应于其栅极接收到的预充电信号PCS而导通。
[0066]基此，由于晶体管M6与M7会被节点X的高电位导通，因此第一分压信号VDSl将被至低电位而截止晶体管M5。于是，节点P的电位会因为晶体管M5的截止而被下拉至低电位，因此使得晶体管M8与M9被截止而不会对节点O与节点X进行放电的动作。故第一放电单元332并不会于时间t3?t5影响扫描信号SS1^的输出，使扫描信号SSj在时间t3?t5的期间内维持在高电位。
[0067]同样地，第二放电单元332的晶体管M12与M13分别反应于其栅极接收到的预充电信号PCS而导通。基此，由于晶体管M12与M13会被节点X的高电位导通，因此第二压信号VDS2将被至低电位而截止晶体管Mil。于是，节点S的电位会因为晶体管Mll的截止而被下拉至低电位，因此使得晶体管M14与M15被截止而不会对节点O与节点X进行放电的动作。故第二放电单兀334并不会于时间t3?t5影响扫描信号SS1J^的输出，使扫描信号SSj在时间t3?t5的期间内维持在高电位。
[0068]在时间t5?t7的期间，预充电单元310的晶体管Ml反应于禁能的起始信号STV 1_L而截止，并且晶体管M2反应于致能的扫描信号SS3_L而导通，在此期间内，预充电单元310会经由导通的晶体管M2对节点X进行放电。如此一来，节点X的低电位将使晶体管M6与晶体管M7截止。于是，第一电平信号VPWLl会导致晶体管M4与晶体管M6之间产生第一分压信号VDSl，而第一分压信号VDSl将导通晶体管M5。晶体管M5的导通使节点P的电压可被拉升至接近第一电平信号VPWLl的电位，进而让节点P的电压导通晶体管M8与晶体管M9。基此，第一放电单元332的晶体管M8与M9会反应于节点P的电压而导通，以分别对节点X与节点O进行放电。因此，扫描信号SS1^可在时间t5迅速地被下拉至参考电位Vss，并且在时间t5?t7的期间内维持在参考电位Vss。
[0069]另一方面，在下一帧期间的相同时间t5?t7的期间，预充电单元310的晶体管Ml反应于禁能的起始信号STV1_L而截止，并且晶体管M2反应于致能的扫描信号SS3_L而导通，在此期间内，预充电单元310会经由导通的晶体管M2对节点X进行放电。如此一来，节点X的低电位将使第二放电单元的晶体管M12与晶体管M13截止。于是，从前一帧期间处于低电平的第二电平信号VPWL2会改变为高电平而导致晶体管MlO与晶体管M12之间产生第二分压信号VDS2，而第二分压信号VDS2将导通晶体管Mil。晶体管Mll的导通使节点S的电压可被拉升至接近第二电平信号VPWL2的电位，进而让节点S的电压导通晶体管M14与晶体管M15。基此，第二放电单元334的晶体管M14与M15会反应于节点S的电压而导通，以分别对节点X与节点O进行放电。因此，扫描信号SSlL可在下一帧期间的相同时间t5迅速地被下拉至参考电位Vss，并且在下一帧期间的相同时间t5?t7的期间内维持在参考电位Vss。由此可知，第一与第二放电单元332与334会在相邻的帧期间轮流对节点X进行放电以将扫描信号SSlL下拉/维持在参考电位Vss，因此上拉单元320的晶体管M3较不会有误动作发生而导通，进而导致移位寄存器SRl1发生误动作。
[0070]紧接着，在当下帧期间的时间t7?t9，预充电单元310的晶体管Ml与M2分别反应于禁能的起始信号STV1_L与禁能的扫描信号SS3_L而截止。上拉单元320同样会接收到致能的时钟信号CLK3_L，不过由于节点X已经在前一期间被放电至参考电位Vss，因此第一放电单元332的晶体管M6与晶体管M7在此期间内并不会被导通，使节点O在时间t7?t9的期间内持续地被维持在参考电位Vss。另一方面，第二放电单元334的晶体管M12与晶体管M13在下一帧期间的相同期间内也不会被导通，使第二放电单元控制节点O在时间t7?t9的期间内持续地被维持在参考电位Vss。
[0071]然而，上述示范性实施例虽然是以第一放电单元332与第二放电单元334于相邻的帧期间轮流对节点X与节点O进行放电，以将扫描信号SSi_L下拉/维持在参考电位vss，但本发明并不以此为限。在其它的实施例当中，也可藉由第一电平信号VPWLl与第二电平信号VPWL2的实际输入电压的设计,使得第一放电单兀332与第二放电单兀334于同一中贞期间同时对节点X与节点O进行放电，以将扫描信号SS1^下拉/维持在参考电位Vss。如此一来，藉由第一放电单兀332与第二放电单兀334的同时作动可使得移位寄存器SRl输出的扫描信号SS