体管T8、第十二晶体管T12同时导通，数据信号线Dl、D2、D3输出第一组第二数据信号，其颜色排列顺序为RGB。当第五晶体管T5、第九晶体管T9、第十晶体管TlO为P型晶体管时，第五时序控制线CKH5为低电平时控制第五晶体管T5、第九晶体管T9、第十晶体管TlO同时导通，数据信号线D1、D2、D3输出第二组第二数据信号，其颜色排列顺序为GBR。当第六晶体管T6、第七晶体管T7、第十一晶体管Tll为P型晶体管时，第六时序控制线CKH6为低电平时控制第六晶体管T6、第七晶体管T7、第十一晶体管Tll同时导通，数据信号线Dl、D2、D3输出第二组第二数据信号，其颜色排列顺序为BRGo
[0063]上述实施例仅是本发明中一个实施例，数据信号转换电路100中的第二多路转换电路120在第一多路转换电路110的基础上，将第一数据信号转换为颜色排列顺序与第一数据信号不同的第二数据信号，并且当第二多路转换电路120将第一数据信号转换为其它颜色排列顺序的第二数据信号时，第二多路转换电路120的晶体管的输入端的连接顺序发生相应改变，即可输出不同颜色排列顺序的第二数据信号。在此不作赘述。
[0064]本发明实施例提供的数据信号转换电路，其中的第一多路转换电路与现有技术的多路选择电路结构相同，因此数据信号转换电路是在现有的多路选择电路的基础上增加了第二多路转换电路，第二多路转换电路将第一多路转换电路输出的预定颜色排列顺序的至少两组第一数据信号转换为至少两组第二数据信号输出，至少一组第二数据信号与第一数据信号的颜色排列顺序不同，因此本发明兼容现有技术，并在现有技术的基础上，可获取所需颜色排列顺序的数据信号以驱动像素。
[0065]参考图5a所示，为本发明再一个实施例提供的数据信号转换电路的示意图，参考图5b所示，为本发明再一个实施例提供的与图5a所示的数据信号转换电路相对应的时序示意图。如图所示，本实施例提供的一种数据信号转换电路100，包括:第一多路转换电路110和第二多路转换电路120。
[0066]第一多路转换电路110用于对接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号；第二多路转换电路120接收至少两组第一数据信号，将至少两组第一数据信号转换为至少两组第二数据信号，且至少一组第二数据信号的颜色排列顺序与第一数据信号的颜色排列顺序不同。
[0067]在本实施例中，设置第一多路转换电路110输出两组第一数据信号，设置第二多路转换电路120将两组第一数据信号转换为两组第二数据信号，其中以任意一组第一数据信号的颜色排列顺序为绿、红、蓝，以及两组第二数据信号的颜色排列顺序分别为红、绿、蓝，绿、蓝、红为实施例进行描述。第一数据信号和第二数据信号的颜色排列顺序还可以设置为其它排列顺序，在此不做赘述。
[0068]具体的，第一多路转换电路110包括第一晶体管Tl、第二晶体管T2、第三晶体管T3、第一时序控制线CKH1、第二时序控制线CKH2和第三时序控制线CKH3。其中，可选第一晶体管Tl、第二晶体管T2、第三晶体管T3为N型晶体管(如图5a所示)。
[0069]第一晶体管Tl、第二晶体管T2、第三晶体管T3的输入端分别连接输入数据信号线Sn，用于接收输入数据信号；第一时序控制线CKHl与第一晶体管Tl的控制端连接，第二时序控制线CKH2与第二晶体管T2的控制端连接，第三时序控制线CKH3与第三晶体管T3的控制端连接；第一晶体管Tl的输出端分别连接信号线G1、G2，第二晶体管T2的输出端分别连接信号线Rl、R2，第三晶体管T3的输出端分别连接信号线則、82，信号线61、62、1?1、1?2、B1、B2分别于第二多路转换电路120连接。
[0070]如上所述，当第一时序控制线CKHl、第二时序控制线CKH2和第三时序控制线CKH3依次输出的第一时序信号、第二时序信号和第三时序信号为高电平时，第一晶体管Tl、第二晶体管T2、第三晶体管T3导通，信号线G1、R1、B1颜色排列顺序为G、R、B的第一数据信号，信号线G2、R2、B2输出颜色排列顺序为G、R、B的第一数据信号，并将该两组第一数据信号传输至第二多路转换电路120。
[0071]如上所述，第一多路转换电路110的结构与现有技术的多路选择电路的结构相同，因此本发明提供的数据信号转换电路100是在现有技术的基础上增加了第二多路转换电路120，因此该数据信号转换电路100可兼容当前电路。
[0072]在上述技术方案的基础上，还可选第一晶体管Tl为N型晶体管或P型晶体管，第一时序控制线CKHl输出的第一时序信号的高低电平控制第一晶体管Tl的导通或截止，第二晶体管T2为N型晶体管或P型晶体管，第二时序控制线CKH2输出的第二时序信号的高低电平控制第二晶体管T2的导通或截止，第三晶体管T3为N型晶体管或P型晶体管，第三时序控制线CKH3输出的第三时序信号的高低电平控制第三晶体管T3的导通或截止，具体时序变化在此不做赘述。
[0073]第二多路转换电路120包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管Τ8、第九晶体管T9、第四时序控制线CKH4和第五时序控制线CKH5。
[0074]第四时序控制线CKH4分别连接第四晶体管Τ4、第六晶体管Τ6、第八晶体管Τ8的控制端，第五时序控制线CKH5分别连接第五晶体管Τ5、第七晶体管Τ7、第九晶体管T9的控制端。第五晶体管Τ5、第六晶体管Τ6的输入端分别连接第一晶体管Tl的输出端，且第五晶体管Τ5的输入端通过信号线G2、第六晶体管Τ6的输入端通过信号线Gl与第一晶体管Tl的输出端连接；第四晶体管Τ4、第九晶体管T9的输入端分别连接第二晶体管Τ2的输出端，且第四晶体管Τ4的输入端通过信号线R1、第九晶体管T9的输入端通过信号线R2与第二晶体管Τ2的输出端连接；第七晶体管Τ7、第八晶体管Τ8的输入端分别连接第三晶体管Τ3的输出端，且第七晶体管Τ7的输入端通过信号线Β2、第八晶体管Τ8的输入端通过信号线BI与第三晶体管Τ3的输出端连接。第四晶体管Τ4、第五晶体管Τ5的输出端分别连接第一数据信号线Dl，第六晶体管Τ6、第七晶体管Τ7的输出端分别连接第二数据信号线D2，第八晶体管Τ8、第九晶体管T9的输出端分别连接第三数据信号线D3。
[0075]当只有第四时序控制线CKH4输出的第四时序信号控制第四晶体管Τ4、第六晶体管Τ6、第八晶体管Τ8同时导通时，第四晶体管Τ4、第六晶体管Τ6、第八晶体管Τ8的输出端输出颜色排列顺序为R、G、B的一组第二数据信号，即第二多路选择电路通过数据信号线D1、D2、D3向颜色排列顺序为R、G、B的像素传输数据信号。当只有第五时序控制线CKH5输出的第五时序信号控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通时，第五晶体管T5、第七晶体管T7、第九晶体管T9的输出端输出颜色排列顺序为G、B、R的另一组第二数据信号，即第二多路选择电路通过数据信号线Dl、D2、D3向颜色排列顺序为G、B、R的像素传输数据信号。
[0076]在上述技术方案的基础上，如图5a所示，可选由第四晶体管T4、第六晶体管T6、第八晶体管T8组成的一组晶体管、由第五晶体管T5、第七晶体管T7、第九晶体管T9组成的一组晶体管均为N型晶体管。
[0077]当第四晶体管T4、第六晶体管T6、第八晶体管T8为N型晶体管时，第四时序控制线CKH4为高电平时控制第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通。当第五晶体管T5、第七晶体管T7、第九晶体管T9为N型晶体管时，第五时序控制线CKH5为高电平时控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通。
[0078]可选的，可选由第四晶体管T4、第六晶体管T6、第八晶体管T8组成的一组晶体管、由第五晶体管T5、第七晶体管T7、第九晶体管T9组成的一组晶体管均为P型晶体管。当第四晶体管T4、第六晶体管T6、第八晶体管T8为P型晶体管时，第四时序控制线CKH4为低电平时控制第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通。当第五晶体管T5、第七晶体管T7、第九晶体管T9为P型晶体管时，第五时序控制线CKH5为低电平时控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通。
[0079]综上所述，本发明实施例的数据信号转换电路100，可根据所需颜色排列顺序的第二数据信号变换第二多路转换电路120的电路连接关系，第一多路转换电路110的电路结构不变，因此本发明兼容现有技术的多路选择电路。
[0080]参考图5b所示，为本发明实施例提供的与图5a所示的数据信号转换电路相对应的时序不意图。
[0081]在tl时段，CKHU CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管Tl、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线Gl、R1、BI，信号线G2、