>[0032]示意性地，源极驱动电路22在下面描述的操作中驱动源极线6。当源极线6被驱动时，输出开关41被设定成接通状态。另外，指示被连接至与源极输出21i相连接的源极线6的子像素11的灰度级的图像数据输入到D/A转换器43i (i=l，2，…)，并且，D/A转换器43i输出与由图像数据D i指示的灰度级相对应的灰度电压。输出放大器42 i输出与从D/A转换器43i接收的灰度电压相对应的驱动电压(基本上，与其相同的电压)。从输出放大器42i输出的驱动电压被输出到连接至源极输出21 ^勺源极线6，并被写入到连接至该源极线6和所选栅极线7的子像素11中。
[0033]驱动电路24包括输出开关45、输出放大器46、输出控制电路47和驱动容量控制电路48。输出开关45被连接在输出放大器46的输出与测量输出焊盘23之间，并且响应于从输出控制电路47供给的控制信号将输出放大器46的输出与测量输出焊盘23电连接或将输出放大器46的输出从测量输出焊盘23电断开。当连接至测量输出焊盘23的特性测量源极线6D被驱动时，输出开关45将输出放大器46电连接至测量输出焊盘23。
[0034]输出放大器46被形成为电压跟随器，并输出与从输出控制电路47接收的电压相对应的电压(基本上，与其相同的电压)。输出放大器46具有与源极驱动电路22的输出放大器42相同的配置。如稍后所描述的那样，输出放大器46被配置成使得其驱动容量是可调整的。
[0035]输出控制电路47响应于阶跃输出信号Sstepi而控制输出开关45和输出放大器46。这里，阶跃输出信号Sstepi是指示将阶跃信号输出到特性测量源极线6D的控制信号。当在测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间时使阶跃输出信号Sstepi有效时，输出控制电路47将预定电压供给到输出放大器46的输入，并接通输出开关45。这允许经由测量输出焊盘23将来自输出放大器46的阶跃信号供给到特性测量源极线6D。
[0036]驱动容量控制电路48控制输出放大器46的驱动容量。在本实施例中，如下面所描述的那样，驱动容量控制电路48调整被供给到输出放大器46的偏置电压，从而控制输出放大器46的驱动容量。根据从延迟计算块26供给的驱动容量指定值Ddkv2来执行由驱动容量控制电路48对驱动容量的控制。驱动容量指定值Ddkv2是指定输出放大器46的驱动容量的值。
[0037]延迟计算块26包括比较器51、计数器52、存储器53、比较器54、控制逻辑电路55和驱动容量调整寄存器56。
[0038]比较器51经由测量输入焊盘25接收从特性测量源极线6C输出的输出信号，并将所接收到的输出信号的电压电平与预定的阈值电平Vkefi进行比较。比较器51的输出信号指示从特性测量源极线6C输出的输出信号的电压电平与阈值电平Vkefi之间的比较结果。在本实施例中，当从特性测量源极线6C输出的输出信号的电压电平高于阈值电平Vkefi时，比较器51使其输出信号有效。
[0039]计数器52对时钟信号CLK进行计数(即，与时钟信号CLK同步地对计数器52所保持的计数值进行递增计数)，并将计数值输出到比较器54的一个输入。计数器52的计数操作的开始由阶跃输出信号Sstepi控制；当使阶跃输出信号S STEP^效时，计数器52开始计数操作。另一方面，计数器52的计数操作的停止由比较器51的输出信号控制；当使比较器51的输出信号有效时，计数器52停止计数操作。由于如上所述当从特性测量源极线6C输出的输出信号的电压电平高于阈值电平Vkefi时使比较器51的输出信号有效，所以当从特性测量源极线6C输出的输出信号的电压电平变得高于阈值电平Vkefi时，计数器52停止计数操作。
[0040]在计数器52停止计数操作时的时间处的计数值对应于特性测量源极线6C和6D以及桥互连件8的延迟时间。当特性测量源极线6C和6D以及桥互连件8的延迟时间增加时，在计数操作被停止时的时间处的计数值增加，并且，当特性测量源极线6C和6D以及桥互连件8的延迟时间减小时，在计数操作被停止时的时间处的计数值减小。计数器52将在计数操作被停止时的时间处的计数值供给到比较器54作为延迟量输出Ddeuyi。如稍后所描述的那样，基于特性测量源极线6C和6D以及桥互连件8的延迟时间(即，延迟量输出Ddeuyi)来调整源极驱动电路22的输出放大器42的驱动容量。
[0041]存储器53保持与特性测量源极线6C和6D以及桥互连件8的参考延迟时间(期望延迟时间)相对应的参考值Dkefi。由存储器53保持的参考延迟时间由用户设定。详细地，描述参考值DkefJ^用户设定数据Duseki被外部馈送(例如，从应用处理器3)到源极驱动器IC2，并且，在用户设定数据Duseki中描述的参考值D -^皮写入到存储器53中。
[0042]比较器54将从计数器52接收的延迟量输出Ddeuyi与从存储器53接收的参考值Dkefi进行比较。比较器54的输出信号对应于延迟量输出Ddeuyi与参考值0丽之间的比较结果。
[0043]控制逻辑电路55响应于比较器54的输出信号而调整由驱动容量调整寄存器56保持的寄存器值。由驱动容量调整寄存器56保持的寄存器值包括:驱动容量指定值Ddkvi,其指定源极驱动电路22的输出放大器42的驱动容量；以及驱动容量指定值Ddkv2，其指定驱动电路24的输出放大器46的驱动容量。驱动容量指定值Ddkvi被供给到源极驱动电路22的驱动容量控制电路44，并且，驱动容量指定值Ddkv2被供给到驱动电路24的驱动容量控制电路48。
[0044]图6是图示了输出放大器42的配置的示例的电路图。输出放大器42均包括差分级61和输出级62。
[0045]差分级61包括PMOS晶体管MPll至MP13和NMOS晶体管丽11至丽13。
[0046]PMOS晶体管MPlI和MP12形成差分晶体管对。PMOS晶体管MPlI和MP12的源极被共同连接至差分级61的节点N11，并且，其漏极被分别连接至输出级62的节点N23和N24。PMOS晶体管MPll的栅极被连接至输入端子IN，并且，PMOS晶体管MP12的栅极被连接至输出端子OUT。
[0047]PMOS晶体管MP13作为将恒定电流12供给到由PMOS晶体管MPlI和MP12形成的差分晶体管对的恒定电流源来进行操作。PMOS晶体管MP13的源极被连接至具有电源电平Vdd的正电力线64，并且，PMOS晶体管MP13的漏极被连接至节点Nil (S卩，PMOS晶体管MPll和MP12的源极)。偏置电压BIPl被供给到PMOS晶体管MP13的栅极。
[0048]NMOS晶体管丽11和丽12形成另一差分晶体管对。NMOS晶体管丽11和丽12的源极被共同连接至差分级61的节点N12，并且，NMOS晶体管MNll和MN12的漏极被分别连接至输出级62的节点N21和N22。NMOS晶体管丽11的栅极被连接至输入端子IN，并且，NMOS晶体管丽12的栅极被连接至输出端子OUT。
[0049]NMOS晶体管丽13作为将恒定电流13供给到由NMOS晶体管丽11和丽12形成的差分晶体管对的恒定电流源来进行操作。NMOS晶体管MN13的源极被连接至具有接地电平Vss的负电力线63，并且，NMOS晶体管丽13的漏极被连接至节点N12 (S卩，NMOS晶体管丽11和丽12的源极)。偏置电压BINl被供给到NMOS晶体管丽13的栅极。
[0050]输出级62包括PMOS晶体管MP21至MP25和NMOS晶体管MN21至MN25。
[0051]PMOS 晶体管 MP21 和 MP22 形成电流镜(current mirror)。PMOS 晶体管 MP21 和MP22的源极被共同连接至正电力线64，并且，PMOS晶体管MP21和MP22的漏极被分别连接至节点N21和N22。PMOS晶体管MP21和MP22的栅极被共同连接至节点N22 (即，PMOS晶体管MP22的漏极)。
[0052]NMOS晶体管丽21和丽22形成另一电流镜。NMOS晶体管丽21和丽22的源极被共同连接至负电力线63，并且，NMOS晶体管MN21和丽22的漏极被分别连接至节点N23和N24。NMOS晶体管丽21和丽22的栅极被共同连接至节点N24 (S卩，NMOS晶体管丽22的漏极)。
[0053]PMOS晶体管MP23和NMOS晶体管丽23形成连接在节点N21和N23之间的浮动电流源。PMOS晶体管MP23的源极和NMOS晶体管丽23的漏极被共同连接至节点N21，并且，PMOS晶体管MP23的漏极和NMOS晶体管丽23的源极被共同连接至节点N23。
[0054]PMOS晶体管MP24和NMOS晶体管丽24形成连接在节点N22和N24之间的另一浮动电流源。PMOS晶体管MP24的源极和NMOS晶体管丽24的漏极被共同连接至节点N22，并且，PMOS晶体管MP24的漏极和NMOS晶体管丽24的源极被共同连接至节点N24。
[0055]流过这两个浮动电流源的电流取决于被供给到PMOS晶体管MP23和MP24的栅极的偏置电压BIP2以及被供给到NMOS晶体管丽23和丽24的栅极的偏置电压BIN2。
[0056]PMOS晶体管MP25和NMOS晶体管丽25作为用于驱动输出端子OUT的输出晶体管来进行操作。PMOS晶体管MP25的源极、漏极和栅极被分别连接至正电力线64、输出端子OUT和节点N21。NMOS晶体管丽25的源极、漏极和栅极被分别连接至负电力线63、输出端子OUT和节点N23。
[0057]从D/A转换器431输出的灰度电压被输入到输出放大器42 i的输入端子IN，并且，从输出端子OUT输出的电压被用作对连接至源极输出2Ii的源极线6进行驱动的驱动电压。
[0058]输出放大器46具有与输出放大器42相同的配置。然而，应当注意，对于输出放大器46，从输出控制电路47接收的电压被输入到输入端子IN，并且，从输出端子OUT输出的电压被供给到连接至测量输出焊盘23的特性测量源极线6D。
[0059]在一个实施例中，可以通过控制分别被供给到输出放大器42和46的PMOS晶体管MP13和NMOS晶体管丽13的偏置电压BIPl和BINl来执行输出放大器42和46的驱动容量的控制。通过控制偏置电压BIPl来调整流过PMOS晶体管MP13的电流12 (即，被供给到由PMOS晶体管MPll和MP12形成的差分晶体管对的电流)，并且，通过控制偏置电压BINl来调整流过NMOS晶体管丽13的电流13 (S卩，从由NMOS晶体管丽11和丽12形成的差分晶体管对汲取的电流)。驱动容量控制电路44通过控制被供给到输出放大器42的偏置电压BIPl和BINl来控制输出放大器42的驱动容量。类似地，驱动容量控制电路48通过控制被供给到输出放大器46的偏置电压BIPl和BINl来控制输出放大器46的驱动容量。
[0060]图7图示了被配置成控制偏置电压BIPl和BINl的驱动容量控制电路44的配置的示例。注意，驱动容量控制电路44还具有除了偏置电压BIPl和BINl之外还供给偏置电压BIP2和BIN2的功能。驱动容量控制电路44包括PMOS晶体管MP41至MP47、NMOS晶体管MN41和MN44至MN47、可变电流镜65和控制逻辑电路66。
[0061 ] NMOS晶体管MN41作为恒定电流源来进行操作。NMOS晶体管MN41的源极被连接至具有接地电平Vss的负电力线67，并且，控制偏置电压V。1被供给到NMOS晶体管MN41的栅极。
[0062]PMOS晶体管MP41和MP42形成电流镜。PMOS晶体管MP41和MP42的源极被共同连接至正电力线68，并且，PMOS晶体管MP41和MP42的栅极被共同连接至PMOS晶体管MP41的漏极。PMOS晶体管MP41的漏极被连接至NMOS晶体管MN41的漏极，并且，PMOS晶体管MP42的漏极被连接至节点N31 (可变电流镜65的输入节点，稍后将对其进行描述)。
[0063]可变电流镜65生成与流到节点N31中且流过节点N32的电流成比例的电流II。这里，可变电流镜65被配置成使得镜像比是可调整的，并且电流Il是随镜像比可调整的。
[0064]更具体地，可变电流镜65包括NMOS晶体管MN42 -1至MN42 - 3、开关6%至69 3、NMOS晶体管MN43 -1至MN43 - 3以及开关701至70 3。NMOS晶体管MN42 -1至MN42 - 3和MN43 -1至MN43 - 3的栅极被共同连接至节点N31。NMOS晶体管MN42 -1和开关691串联连接在节点N31与负电力线67之间，形成第一电流调整支路(leg)。类似地，NMOS晶体管MN42-2和开关692串联连接在节点N31与负电力线67之间，形成第二电流调整支路，并且，NMOS晶体管MN42 - 3和开关693串联连接在节点N31与负电力线67之间，形成第三电流调整支路。第一、第二和第三电流调整支路并联连接在节点N31与负电力线67之间。NMOS晶体管MN43 -1与开关701串联连接在节点N32与负电力线67之间，形成第四电流调整支路。类似地，NMOS晶体管MN43 - 2和开关702串联连接在节点N32与负电力线67之间，形成第五电流调整支路，并且，NMOS晶体管MN43 - 3和开关703串联连接在节点N32与负电力线67之间，形成第六电流调整支路。第四、第五和第六电流调整支路并联连接在节点N32与负电力线67之间。
[0065]由此配置的可变电流镜65的镜像比取决于在NMOS晶体管MN42 -1至MN42 - 3之中的所连接的开关(6%至69 3)处于接通状态的NMOS晶体管的栅极宽度之和与在NMOS晶体管MN43 -1至MN43 - 3之中的所连接的开关^(^至70 3)处于接通状态的NMOS晶体管的栅极宽度之和之比。因此，可以通过控制开关6%至69 3和70連70 3中的每一个的接通和关断来调整可变电流镜65的镜像比，S卩，电流II。
[0066]尽管开关6%至69 3在图7中被图示为连接在NMOS晶体管MN42 -1至MN42 - 3的源极与负电力线67之间，但是开关6%至69 3可以代之以连接在节点N31与NMOS晶体管MN42 -1至MN42 - 3的漏极之间。类似地，开关70# 70 3可以代之以连接在节点N32与NMOS晶体管MN43 -1至MN43 - 3的漏极之间，尽管开关70# 70 3在图7中被图示为连接在NMOS晶体管MN43 -1至MN43 - 3的源极与负电力线67之间。
[0067]PMOS晶体管MP43和MP44形成响应于电流Il而生成偏置电压BIPl的电流镜。PMOS晶体管MP43和MP44的源极被共同连接至正电力线68，并且，其栅极被共同连接至PMOS晶体管MP43的漏极。PMOS晶体管MP43的漏极被连接至可变电流镜65的节点N32。在PMOS晶体管MP43的漏极上生成的电压被输出作为偏置电压BIP1。由于如上所述根据可变电流镜65的镜像比控制电流II，所以根据可变电流镜65的镜像比控制偏置电压BIPl。
[0068]NMOS晶体管MN44是二极管接法的，并且被用于响应于电流Il而生成偏置电压BINl。NMOS晶体管MN44的源极被连接至负电力线67，并且，NMOS晶体管MN44的漏极被连接至PMOS晶体管MP44的漏极。NMOS晶体管MN44的栅极被连接至其漏极，并且，在NMOS晶体管MN44的栅极上生成的电压被输出作为偏置电压BIN1。由于如上所述根据可变电流镜65的镜像比控制电流II，所以根据可变电流镜65的镜像比控制偏置电压BINl。
[0069]PMOS晶体管MP45至MP47和NMOS晶体管MN45至MN47形成用于根据节点N31的电压电平生成要被供给到输出放大器42的输出级62的偏置电压BIP2和BIN2的电路。NMOS晶体管MN45的源极、栅极和漏极被分别连接至负电力线67、节点N31、以及PMOS晶体管MP47的漏极。PMOS晶体管MP45和MP46形成电流镜。PMOS晶体管MP45和MP46的源极被共同连接至正电力线68，并且，PMOS晶体管MP45和MP46的栅极被共同连接至PMOS晶体管MP45的漏极。PMOS晶体管MP47的源极被连接至PMOS晶体管MP45的漏极，并且，PMOS晶