2用于在第二方波信号G2的控制下，将数据信号Date的电压信号提供给补偿模块13的控制端；
[0044]补偿模块13的控制端与数据写入模块12的输出端相连，补偿模块13的输入端与复位模块11的输出端相连，补偿模块13的输出端与驱动显示模块14的输入端相连；补偿模块13用于在数据写入模块12的输出端输出的电压信号的控制下，将复位模块11的输出端输出的电压信号提供给驱动显示模块14的输入端，且使补偿模块13的控制端与输出端的电压差的值与阈值电压Vth的差的值与该阈值电压Vth无关；
[0045]驱动显示模块14的控制端与第三方波信号G3相连，驱动显示模块14的输入端与补偿模块13的输出端相连，驱动显示模块14的输出端与发光器件D相连；驱动显示模块14用于在第三方波信号G3的控制下，与补偿模块13共同控制驱动显示模块14驱动发光器件D。
[0046]本发明实施例提供上述像素补偿电路及驱动方法、显示面板和显示装置，所述像素补偿电路，包括:复位模块、数据写入模块、补偿模块、驱动显示模块和发光器件；其中，所述复位模块用于在所述第一方波信号的控制下，将所述电源电压信号提供给所述补偿模块的输入端；所述数据写入模块用于在所述第二方波信号的控制下，将所述数据信号的电压信号提供给所述补偿模块的控制端；所述补偿模块用于在所述数据写入模块输出端输出的电压信号的控制下，将所述复位模块的输出端输出的电压信号提供给所述驱动显示模块的输入端，且所述补偿模块的控制端与输出端的电压差的值与阈值电压的差的值与所述阈值电压无关；所述驱动显示模块用于在所述第三方波信号的控制下，与所述补偿模块共同控制所述驱动显示模块驱动所述发光器件。通过上述各模块的配合工作该像素补偿电路可以避免不同的阈值电压造成的电压不稳定问题。在驱动显示模块控制发光器件ECD进行显示时，补偿模块的控制端与输出端的电压差的值与阈值电压的差的值与所述阈值电压无关，从而使得发送给发光器件ECD的电压不受阈值电压的影响，因此，本发明实施例提供像素补偿电路，避免了由于不同的阈值电压Vth造成提供给发光器件的电压的不稳定的问题，从而改善了显示面板显示的不均一的问题，且显示面板可以进行低灰阶画面的显示。
[0047]下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
[0048]需要说明的是，本发明实施例提供的第一方波信号G1、第二方波信号G2和第三方波信号G3均为高低电平变化的脉冲信号，其高电平为大于阈值电压Vth的电平，低电平为小于或等于0V的电压。本发明实施例中提供的数据信号Date也为高低电平变化的信号，其中Date的低电平为参考信号Vref电压，且Vref的电压值大于Vth电压值，Date的高电平记为VD，且VD为大于Vref电压的任一值，例如可以为16V或者更高的电平。本发明实施例中提供的电源电压信号VDD的低电平为0V，高电平可以根据实际控制的发光器件的型号进行设定，本发明实施例不做具体限定。
[0049]在具体实施例中，本发明实施例中提供的上述像素补偿电路中的发光器件为ECD发光器件，或者其他。
[0050]较佳地，本发明实施例提供的上述像素补偿电路中，如图2和如图3所示，复位模块11具体包括:第一开关晶体管T1 ;其中，
[0051]第一开关晶体管T1，其栅极为复位模块11的控制端，其栅极与第一方波信号G1相连，第一开关晶体管T1的第一电极为复位模块11的输入端，且与电源电压信号VDD相连，第一开关晶体管Τ1的第二电极为复位模块11的输出端，且与补偿模块13的输入端相连。
[0052]进一步地，在具体实施时，如图2所示，第一开关晶体管Τ1可以为Ν型晶体管，此时，当第一方波信号G1为高电平时，第一开关晶体管Τ1为导通状态，当第一方波信号G1为低电平时，第一开关晶体管Τ1为截至状态；或者，如图3所示，第一开关晶体管Τ1可以为Ρ型晶体管，此时，当第一方波信号G1为低电平时，第一开关晶体管Τ1为导通状态，当第一方波信号G1为高电平时，第一开关晶体管Τ1为截至状态。在此不作限定。
[0053]具体地，本发明实施例中提供的上述像素补偿电路，当第一开关晶体管Τ1在第一方波信号G1的控制下处于导通状态时，电源电压信号VDD通过导通的第一开关晶体管传输给补偿模块的输入端，从而提供给补偿模块输入电压。
[0054]以上仅是举例说明像素补偿电路中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0055]较佳地，本发明实施例提供的上述像素补偿电路中，如图2和如图3所示，数据写入模块12具体包括:第二开关晶体管Τ2 ;其中，
[0056]第二开关晶体管Τ2，其栅极为数据写入模块12的控制端，其栅极与第二方波信号G2相连，第二开关晶体管Τ2的第一电极为数据写入模块12的输入端，且与数据信号Date相连，第二开关晶体管T2的第二电极为数据写入模块12的输出端，且与补偿模块13的控制端相连。
[0057]进一步地，在具体实施时，如图2所示，第二开关晶体管T2可以为N型晶体管，此时，当第二方波信号G2为高电平时，第二开关晶体管T2为导通状态，当第二方波信号G2为低电平时，第二开关晶体管T2为截至状态；或者，如图3所示，第二开关晶体管T2可以为P型晶体管，此时，当第二方波信号G2为低电平时，第二开关晶体管T2为导通状态，当第二方波信号G2为高电平时，第二开关晶体管T2为截至状态。在此不作限定。
[0058]具体地，本发明实施例中提供的上述像素补偿电路，当第二开关晶体管T2在第二方波信号G2的控制下处于导通状态时，数据信号Date通过导通的第二开关晶体管传输给补偿模块的控制端，从而控制补偿模块13的控制端。
[0059]以上仅是举例说明像素补偿电路中数据写入模块的具体结构，在具体实施时，数据写入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0060]较佳地，本发明实施例提供的上述像素补偿电路中，如图2和如图3所示，补偿模块13具体包括:第三开关晶体管T3、第一电容C1和第二电容C2 ;其中，
[0061 ] 第三开关晶体管T3，其栅极为补偿模块13的控制端，且栅极与数据写入模块12的输出端相连，第三开关晶体管T3的第一电极为补偿模块13的输入端，且与复位模块11的输入端相连，第三开关晶体管T3的第二电极为补偿模块13的输出端，且与驱动显示模块14的输入端相连；
[0062]第一电容C1，其第一电极板连接第三开关晶体管T3的控制端，第二电极板连接第三开关晶体管T3的第二电极；
[0063]第二电容C2，连接于第一电容C1和地之间。
[0064]进一步地，在具体实施时，如图2所示，第三开关晶体管T3可以为N型晶体管，此时，当数据写入模块的输出端输出高电平时，第三开关晶体管T3为导通状态，当数据写入模块的输出端输出低电平时，第三开关晶体管T3为截至状态；或者，如图3所示，第三开关晶体管T3可以为P型晶体管，此时，当数据写入模块的输出端输出低电平时，第三开关晶体管T3为导通状态，当数据写入模块的输出端输出高电平时，第三开关晶体管T3为截至状态。在此不作限定。
[0065]具体地，本发明实施例中提供的上述像素补偿电路，当第二方波信号G2为高电平时，第二开关晶体管T2导通，数据写入模块12将数据信号Date提供给补偿模块13的控制端，且由于Date信号的电压大于Vth，所以补偿模块的第三开关晶体管T3导通，将复位模块的输出端输出的电压提供给驱动显示模块的输入端，其中由于第一电容和第二电容的存在，使得补偿模块的输出端存储有稳定的电压。
[0066]以上仅是举例说明像素补偿电路中补偿模块的具体结构，在具体实施时，补偿模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0067]较佳地，本发明实施例提供的上述像素补偿电路中，如图2和如图3所示，驱动显示模块14具体包括:第四开关晶体管T4 ;其中，
[0068]第四开关晶体管T4，其栅极为驱动显示模块14的控制端，且与第三方波信号G3相连，第四开关晶体管T4的第一电极为驱动显示模块14的输入端，且与补偿模块13的输出端相连，第四开关晶体管T4的第二电极为驱动显示模块14的输出端，且与发光器件D相连。
[0069]进一步地，在具体实施时，如图2所示，第四开关晶体管T4可以为N型晶体管，此时，当第三方波信号G3为高电平时，第四开关晶体管T4为导通状态，当第三方波信号G3为低电平时，第四开关晶体管T4为截至状态；或者，如图3所示，第四开关晶体管T4可以为P型晶体管，此时，当第三方波信号G3为低电平时，第四开关晶体管T4为导通状态，当第三方波信号G3为高电平时，第四开