专利名称：薄膜电晶体阵列及画素结构的制作方法
技术领域：
本发明涉及一种薄膜电晶体阵列(Thin Film Transistor array，TFTarray)及画素结构，特别是涉及一种易于进行各画素中储存电容(storagecapacitor，Cst)修补动作的薄膜电晶体阵列及画素结构。
背景技术：
针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与经济性，近年来一直独占显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜电晶体(电晶体即晶体管，以下皆称为电晶体)液晶显示器(ThinFilm Transistor Liquid Crystal Display，TFT LCD)已逐渐成为市场的主流。
薄膜电晶体液晶显示器(TFT-LCD)主要由薄膜电晶体阵列、彩色滤光阵列和液晶层所构成，其中薄膜电晶体阵列是由多个阵列排列的薄膜电晶体以及与每一个薄膜电晶体对应配置的画素(画素即象素，以下皆称为画素)电极(pixel electrode)所组成。而薄膜电晶体是用来作为液晶显示单元的开关元件。此外，为了控制个别的画素单元，通常会经由扫描配线(scanline)与资料(资料即数据，以下皆称为资料)配线(data line)以选取特定的画素，并藉由提供适当的操作电压，以显示对应此画素的显示资料。另外，上述的画素电极的部分区域通常会覆盖在扫描配线或是共用配线(common line)上，以形成储存电容。现有习知技术中，常见的储存电容可区分为第一金属层/绝缘层/第二金属层(Metal-Insulator-Metal，MIM)以及第一金属层/绝缘层/铟锡氧化物层(Metal-Insulator-ITO，MII)两种架构，以下将针对上述两种架构的储存电容结构进行详细的说明。
请参阅图1所示，为现有习知的第一金属层/绝缘层/第二金属层(MIM)架构的储存电容的剖面示意图。如图1所示，在现有习知的画素结构中，第一金属层/绝缘层/第二金属层(MIM)架构的储存电容Cst通常是藉由扫描配线或共用配线100与其上方的上电极120耦合而成。值得注意的是，在第一金属层/绝缘层/第二金属层(MIM)架构的储存电容中，扫描配线或共用配线100与上电极120是藉由闸极绝缘层110彼此电性绝缘，因此储存电容值Cst与闸极绝缘层110的厚度有关。换言之，闸极绝缘层110的厚度越小，储存电容值Cst就越大。此外，画素电极140是藉由保护层130中的接触窗132与上电极120电性连接。
请参阅图2所示，为现有习知第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容的剖面示意图。如图2所示，在现有习知的画素结构中，第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容通常是藉由扫描配线或共用配线200与其上方的画素电极230耦合而成。与第一金属层/绝缘层/第二金属层(MIM)架构不同之处在于，第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容中的扫描配线或共用配线200与画素电极230是藉由闸极绝缘层210与保护层220彼此电性绝缘，因此储存电容值Cst与闸极绝缘层210及保护层220的总厚度有关。换言之，闸极绝缘层210及保护层220的总厚度越小，储存电容值Cst就越大。
由上述可知，一般而言，第一金属层/绝缘层/第二金属层(MIM)架构的储存电容的储存电容值Cst较第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容的储存电容值Cst为大。原因在于，第一金属层/绝缘层/第二金属层(MIM)架构的储存电容中，二金属层间只隔了一层闸极绝缘层110，而第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容，二金属层间隔了一层闸极绝缘层210及一层保护层220。
由于画素结构中的储存电容，因此薄膜电晶体液晶显示器中(TFT-LCD)的各画素单元具有记忆及保持的功能。也就是说，储存电容值Cst越大，面板对光学的特性越好，所以现有习知的薄膜电晶体液晶显示器(TFT-LCD)中通常是使用第一金属层/绝缘层/第二金属层(MIM)架构的储存电容。
然而，虽说第一金属层/绝缘层/第二金属层(MIM)架构的储存电容的储存电容值较大，但是较易因产生缺陷(defect)，例如是产生微粒或者是破洞，造成储存电容失去作用而形成亮/暗点。
由此可见，上述现有的薄膜电晶体阵列及画素结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜电晶体阵列及画素结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜电晶体阵列及画素结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的薄膜电晶体阵列及画素结构，能够改进一般现有的薄膜电晶体阵列及画素结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的画素结构存在的缺陷，而提供一种具有储存电容器的画素结构，所要解决的技术问题是使其当画素结构中的储存电容受损时能够有效进行修补。
本发明的另一目的就是在提供一种薄膜电晶体阵列，克服现有的薄膜电晶体阵列的缺陷当薄膜电晶体阵列中的储存电容受损时能够有效进行修补，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有储存电容器的画素结构，其包括一第一电容电极，配置在一基板上；一电容介电层，配置在该第一电容电极上；一第二电容电极，配置在该电容介电层上，其中该第二电容电极具有一凸出部分，且该凸出部分是凸出在该第一电容电极的边缘；一保护层，覆盖在该第二电容电极上，其中该保护层有一开口，暴露出该第二电容电极；以及一画素电极，覆盖在该保护层上，其中该画素电极是通过该保护层的该开口与该第二电容电极电性连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的具有储存电容器的画素结构，其中所述的画素电极包括至少一狭缝，位于该第二电容电极以及该凸出部分的上方。
前述的具有储存电容器的画素结构，其中所述的画素电极的材质包括铟锡氧化物以及铟锌氧化物其中之一。
前述的具有储存电容器的画素结构，其中所述的凸出部分是凸出在该画素电极的边缘。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜电晶体阵列，其包括一基板；多数个扫描配线，配置在该基板上；多数个资料配线，配置在该基板上，其中该些扫描配线与该些资料配线是将该基板区分为多数个画素区域；多数个薄膜电晶体，每一该些薄膜电晶体是位于该些画素区域其中之一内，其中该些薄膜电晶体是藉由该些扫描配线以及该些资料配线驱动；多数个上电极，每一该些上电极是位于该些画素区域其中之一内，且每一该些上电极是位于该些扫描配线其中之一上方，其中每一该些上电极具有一凸出部分，且该凸出部分是凸出在该些扫描配线其中之一的边缘；以及多数个画素电极，每一该些画素电极位于该些画素区域其中之一内，以与对应的该些薄膜电晶体其中之一以及该些上电极其中之一电性连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜电晶体阵列，其更包括一保护层，配置在该些画素电极与该些上电极之间。
前述的薄膜电晶体阵列，其更包括一介电层，配置在该些上电极与该些扫描配线之间。
前述的薄膜电晶体阵列，其中所述的每一该些画素电极包括至少一狭缝，位于该些上电极其中之一以及该些凸出部分其中之一的上方。
前述的薄膜电晶体阵列，其中所述的该些画素电极的材质包括铟锡氧化物以及铟锌氧化物其中之一。
前述的薄膜电晶体阵列，其中所述的凸出部分是凸出在该些画素电极其中之一的边缘。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种具有储存电容器的画素结构，包括一第一电容电极、一电容介电层、一第二电容电极、一保护层及一画素电极。其中，第一电容电极是配置在一基板上。电容介电层是配置在第一电容电极上。第二电容电极是配置在该电容介电层上，此第二电容电极具有一凸出部分，且凸出部分是凸出在第一电容电极的边缘。保护层是覆盖在第二电容电极上，其中保护层有一开口，暴露出第二电容电极。画素电极是覆盖在保护层上，其中画素电极是通过保护层的开口与第二电容电极电性连接。
依照本发明一较佳实施例所述，上述的储存电容器，其中画素电极包括至少一狭缝，位于第二电容电极以及凸出部分的上方。
依照本发明一较佳实施例所述，上述的储存电容器，其中画素电极的材质包括铟锡氧化物以及铟锌氧化物其中之一。
本发明提出一种薄膜电晶体阵列，此薄膜电晶体阵列是由一基板、多数个扫描配线、多数个资料配线、多数个薄膜电晶体、多数个上电极以及多数个画素电极所构成。其中，扫描配线及资料配线是配置在该基板上，以将基板区分为多数个画素区域。薄膜电晶体是配置在对应的画素区域内并藉由扫描配线以及资料配线驱动。上电极是配置在对应的画素区域内，且上电极是配置在对应的扫描配线上方，其中上电极具有一凸出部分，且此凸出部分是凸出在所对应的扫描配线的边缘。画素电极是配置在对应的画素区域并与对应的薄膜电晶体以及上电极电性连接。
依照本发明一较佳实施例所述，上述的薄膜电晶体阵列更包括一配置在画素电极与上电极之间的保护层。
依照本发明一较佳实施例所述，上述的薄膜电晶体阵列更包括一配置在上电极与扫描配线之间的介电层。
依照本发明一较佳实施例所述，上述的薄膜电晶体阵列，其中每一个画素电极包括至少一狭缝，位于所对应的上电极以及凸出部分的上方。
依照本发明一较佳实施例所述，上述的薄膜电晶体阵列中的画素电极材质例如为铟锡氧化物或是铟锌氧化物。
本发明的薄膜电晶体阵列因采用具有一凸出部分的上电极，使薄膜电晶体阵列能够增加可修补区域并有效地对各画素中的储存电容进行修补。
经由上述可知，本发明一种具有储存电容器的画素结构，其包括一基板、一第一电容电极、一电容介电层、一第二电容电极、一保护层及一画素电极。其中，第一电容电极是配置在一基板上。电容介电层是配置在第一电容电极上。第二电容电极是配置在该电容介电层上，此第二电容电极具有一凸出部分，且凸出部分是凸出在第一电容电极的边缘。保护层是覆盖在第二电容电极上，其中保护层有一开口，暴露出第二电容电极。画素电极是覆盖在保护层上，其中画素电极是通过保护层的开口与第二电容电极电性连接。
借由上述技术方案，本发明薄膜电晶体阵列及画素结构至少具有下列优点1、本发明的薄膜电晶体阵列可以有效增进修补的弹性。
2、本发明的薄膜电晶体阵列可以有效降低漏光现象，并有助于显示对比的提升。
综上所述，本发明特殊结构的薄膜电晶体阵列及画素结构，提供一种具有储存电容器的画素结构，当画素结构中的储存电容受损时能够有效地对其进行修补。同时，本发明特殊结构的薄膜电晶体阵列及画素结构还提供一种薄膜电晶体阵列，当薄膜电晶体阵列中的储存电容受损时能够有效地对其进行修补。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品的结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜电晶体阵列及画素结构具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出一个较佳实施例，并配合附图，详细说明如下。
图1为现有习知第一金属层-绝缘层-第二金属层(MIM)架构的储存电容的剖面示意图。
图2为现有习知第一金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容的剖面示意图。
图3A为依照本发明第一较佳实施例具有储存电容器的画素结构的示意图。
图3B为依照本发明第一较佳实施例薄膜电晶体阵列的示意图。
图4A为根据图3A中的具有储存电容器的画素结构沿着剖面线A-A’所见的剖面图。
图4B为根据图3B中的薄膜电晶体阵列沿着剖面线B-B’所见的剖面图。
100、200扫描配线或共用配线 110、210闸极绝缘层120上电极 130、220保护层132接触窗 140、230、316、360画素电极300薄膜电晶体阵列 302、310基板304第一电容电极 306、380介电层308第二电容电极 312画素区域314、370保护层 318开口320扫描配线 322、366狭缝324、352凸出部分330资料配线340薄膜电晶体 350上电极354导电通道 362、368接触窗390切割线具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜电晶体阵列及画素结构其具体实施方式
、结构、特征及其功效，详细说明如后。
请参阅图3A和图4A所示，其中，图3A为依照本发明第一较佳实施例具有储存电容器的画素结构的示意图。图4A为根据图3A中的薄膜电晶体阵列沿着剖面线A-A’所见的剖面图。如图3A及4A所示，本发明提出一种具有储存电容器的画素结构，其包括一第一电容电极304、一电容介电层306、一第二电容电极308、一保护层314及一画素电极316。其中，第一电容电极304是配置在一基板302上。电容介电层306是配置在第一电容电极304上。第二电容电极308是配置在该电容介电层306上，此第二电容电极308具有一凸出部分324，且凸出部分324是凸出在第一电容电极304的边缘。保护层314是覆盖在第二电容电极308上，其中保护层314有一开口318，暴露出第二电容电极308。画素电极316是覆盖在保护层314上，其中画素电极316是通过保护层314的开口318与第二电容电极308电性连接。
上述的储存电容器中画素电极316包括至少一狭缝322，位于第二电容电极308以及凸出部分324的上方，且画素电极316的材质例如是铟锡氧化物或铟锌氧化物。
关于应用本发明所提出具有储存电容器的画素结构的薄膜电晶体阵列，将详述如后。
请参阅图3B和图4B所示，其中图3B为依照本发明第一较佳实施例薄膜电晶体阵列的示意图。图4B为根据图3B中的薄膜电晶体阵列沿着剖面线B-B’所见的剖面图。
如图3B及图4B所示，本实施例的薄膜电晶体阵列300主要是由一基板310、多个扫描配线320、多个资料配线330、多个薄膜电晶体340、多个上电极350以及多个画素电极360所构成。
在图3B与图4B中，扫描配线320以及资料配线330是配置在基板310上，以将基板310区分出多个画素区域312。薄膜电晶体340是分别位于各画素区域312内，并且藉由对应的扫描配线320以及对应的资料配线330驱动。上电极350是分别位于各画素区域内，每一个上电极350是位于对应的扫描配线320上方并具有一凸出部分352，且凸出部分352是凸出对应的扫描配线320的边缘。画素电极360是分别位于各画素区域312内，是藉由接触窗开口368以与对应的薄膜电晶体340电性连接。其中，画素电极的材质例如是铟锡氧化物或铟锌氧化物。
承上所述，各个上电极350配置在对应的一画素电极360以及对应的一扫描配线320之间，且这些上电极350例如是在制作资料配线330以及源极/汲极时一并形成。值得注意的是，上电极350与画素电极360之间例如配置有一保护层370，且保护层370中例如形成有一接触窗开口362，以使上电极350与画素电极360藉由接触窗开口362而电性连接。另外，上电极350与扫描配线320之间例如配置有一介电层380，以使上电极350与扫描配线保持电性隔绝。
当上电极350与扫描配线320之间因为微粒(particle)或是破洞而导致电容泄漏时，储存电容的充/放电特性将受到极大的影响，进而影响到液晶显示器的显示品质。在此状况下，本实施例可利用激光切割的方法沿着切割线390将切割线390附近的画素电极360剥除。
在本实施例中，画素电极360具有一狭缝(slit)366，此狭缝366是位于上电极350以及凸出部分352的部分区域的上方。上述狭缝366的设计目的在于增进激光修补的便利性，以进一步提升激光修补的速度。
如图3B所示，在尚未经过激光修补的薄膜电晶体阵列300中，狭缝366附近的区域通常会成为光线穿透量较少的区域(disclination line)。此光线穿透量较少的区域不但会使得开口率下降，而且会导致漏光，降低显示对比。由图3B可知，本实施例可藉由上电极350及凸出部分352遮蔽住狭缝366，以有效降低漏光，增进显示对比。
值得注意的是，因为狭缝366的存在，所以本实施例在进行修补时，仅需沿切割线390进行激光切割的动作，以剥除切割线390附近的画素电极360，进而使得画素电极360与上电极350电性绝缘。亦即，上电极350与画素电极360会耦合成一第二金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容，原本由扫描配线320与上电极350所构成的储存电容不复存在。
请参阅图4B所示，上述的微粒(particle)或破洞仍然存在于上电极350与扫描配线320之间，为了避免第二金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容的充/放电特性受到微粒或是破洞的影响，本实施例可进一步将上电极350与扫描配线320焊接，产生一导电通道354以使得上电极350与扫描配线320电性导通。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种具有储存电容器的画素结构，其特征在于其包括一第一电容电极，配置在一基板上；一电容介电层，配置在该第一电容电极上；一第二电容电极，配置在该电容介电层上，其中该第二电容电极具有一凸出部分，且该凸出部分是凸出在该第一电容电极的边缘；一保护层，覆盖在该第二电容电极上，其中该保护层有一开口，暴露出该第二电容电极；以及一画素电极，覆盖在该保护层上，其中该画素电极是通过该保护层的该开口与该第二电容电极电性连接。
2.根据权利要求1所述的具有储存电容器的画素结构，其特征在于其中所述的画素电极包括至少一狭缝，位于该第二电容电极以及该凸出部分的上方。
3.根据权利要求1所述的具有储存电容器的画素结构，其特征在于其中所述的画素电极的材质包括铟锡氧化物以及铟锌氧化物其中之一。
4.根据权利要求1所述的具有储存电容器的画素结构，其特征在于其中所述的凸出部分是凸出在该画素电极的边缘。
5.一种薄膜电晶体阵列，其特征在于其包括一基板；多数个扫描配线，配置在该基板上；多数个资料配线，配置在该基板上，其中该些扫描配线与该些资料配线是将该基板区分为多数个画素区域；多数个薄膜电晶体，每一该些薄膜电晶体是位于该些画素区域其中之一内，其中该些薄膜电晶体是藉由该些扫描配线以及该些资料配线驱动；多数个上电极，每一该些上电极是位于该些画素区域其中之一内，且每一该些上电极是位于该些扫描配线其中之一上方，其中每一该些上电极具有一凸出部分，且该凸出部分是凸出在该些扫描配线其中之一的边缘；以及多数个画素电极，每一该些画素电极位于该些画素区域其中之一内，以与对应的该些薄膜电晶体其中之一以及该些上电极其中之一电性连接。
6.根据权利要求5所述的薄膜电晶体阵列，其特征在于其更包括一保护层，配置在该些画素电极与该些上电极之间。
7.根据权利要求5所述的薄膜电晶体阵列，其特征在于其更包括一介电层，配置在该些上电极与该些扫描配线之间。
8.根据权利要求5所述的薄膜电晶体阵列，其特征在于其中所述的每一该些画素电极包括至少一狭缝，位于该些上电极其中之一以及该些凸出部分其中之一的上方。
9.根据权利要求5所述的薄膜电晶体阵列，其特征在于其中所述的该些画素电极的材质包括铟锡氧化物以及铟锌氧化物其中之一。
10.根据权利要求5所述的薄膜电晶体阵列，其特征在于其中所述的凸出部分是凸出在该些画素电极其中之一的边缘。
全文摘要
本发明是关于一种薄膜电晶体阵列及画素结构，其中具有储存电容器的画素结构，包括一基板、一第一电容电极、一电容介电层、一第二电容电极、一保护层及一画素电极。其中，第一电容电极是配置在一基板上。电容介电层是配置在第一电容电极上。第二电容电极是配置在该电容介电层上，此第二电容电极具有一凸出部分，且凸出部分是凸出在第一电容电极的边缘。保护层是覆盖在第二电容电极上，其中保护层有一开口，暴露出第二电容电极。画素电极是覆盖在保护层上，其中画素电极是通过保护层的开口与第二电容电极电性连接。
文档编号G02F1/13GK1588217SQ20041007451
公开日2005年3月2日 申请日期2004年9月6日 优先权日2004年9月6日
发明者来汉中 申请人:友达光电股份有限公司