液晶显示器结构的制作方法

专利名称：液晶显示器结构的制作方法
技术领域：
本发明涉及一种液晶显示器，尤其涉及一种能够提高液晶显示器 广视角质量的液晶显示器的像素单元。
背景技术：
液晶显示器已被广泛的使用在各种电子产品中，例如计算机屏幕或电视中。为了提供广视角，富士通(Fujitsu)公司于1997年提出一 种像素分割垂直配向(Multi-Domain Vertical Alignment, MVA)技术。 MVA技术可以获得160度的视角，而且，也可提供高对比及快速响应 的优秀表现。然而，MVA技术有一个极大的缺点，即是当斜视时对 人的皮肤颜色，尤其是亚洲人皮肤颜色，会产生色偏(colorshift)。图1示出了使用MVA技术的液晶分子的灰阶电压与透射率的关 系图，其中横轴表示液晶分子的灰阶电压，单位为伏特(V)，以及 纵轴表示透射率(tmnsmittance)。当人眼正视此液晶显示器时，其透 射率与电压的关系曲线是以虚线101表示，当所施加的灰阶电压增加 时，其透射率随之改变。而当人眼以一个倾斜角度斜视此液晶显示器 时，其透射率与电压的关系曲线是以虚线102表示，虽然施加电压增 加其透射率亦随之改变，但在区域100中，其透射率的变化并未随着 施加电压的增加而增加，此为造成色偏的主要原因。传统上解决上述问题的方法，是通过在一个像素中形成两组可产 生不同透射率与灰阶电压关系曲线的次像素来补偿斜视时的透射率 与灰阶电压的关系曲线。参阅图2所示，其中的虚线201为原本的透射 率与灰阶电压的关系曲线，而另一虚线202则为同一像素中的另一个 次像素所产生的透射率与灰阶电压的关系曲线。通过虚线201与虚线 202两者间的光学特性的混合，可获得一条较平滑的透射率与灰阶电 压的关系曲线，如图2中的实线203所示。
然而，上述通过在一个像素单元中形成多个次像素来补偿光学特 性的方法，在相邻帧常会发生影像残留的问题。这是因为每个像素具 多个次像素，而每一次像素在对应薄膜晶体管关闭的瞬间，其所储存 的数据电压会产生不同程度的电压变化，藉以补偿透射率与灰阶电压 关系曲线。但是，这种不同程度的电压变化，会使得一个像素中各个 次像素的数据电压在对应相同的公共电压时，在相邻两帧会产生不同的数据电压大小，从而造成影像残留(image sticking)的问题。因此，如何在一个像素中产生两个次像素，且不会有影像残留的 问题，即成为追求的目标。发明内容本发明的目的之一是提供一种薄膜晶体管液晶显示器广视角的 技术，拥有不同的穿透率-电位曲线，用以改善色偏现象。本发明的另一 目的是提供一种像素单元，其拥有至少两种穿透率 -电位曲线而没有影像残留的现象。本发明的又一 目的是提供一种像素单元，用以在相邻两帧对数据 电压提供不同的电压变化。本发明的又一目的是提供一种液晶显示器，其不但具有广视角的 特性，且其工艺简单、容易实施。根据上述的目的，本发明的一种液晶显示器，至少包含第一衬底；多条数据线与多条扫描线，排列于所述第一衬底上，其中，所述多条数据线与扫描线相交叉并定义出多个像素，所述像素至少包含第一次像素和第二次像素，其中每一个所述像素包括第一晶体管，位 于所述第一次像素区，所述第一晶体管的栅极端耦接至所述像素所对 应的第一所述扫描线，所述第一晶体管的漏极端耦接于所述像素所对 应的第一所述数据线，所述第一晶体管的源极端耦接于第一储存电容；以及第二晶体管，位于所述第二次像素区，所述第二晶体管的栅极端耦接至所述第一所述扫描线，所述第二晶体管的漏极端耦接于所 述第一所述数据线，所述第二晶体管的源极端耦接于第二储存电容， 其中，所述第一储存电容以及所述第二储存电容至少其中之一为可变 电容，其中，所述可变电容为金属-绝缘体-半导体电容。根据一个实施例，所述金属-绝缘体-半导体电容至少包括第一金 属层，绝缘层以及半导体层依序位于所述第一金属层上，以及第二金属层位于所述半导体层上，而所述半导体层至少包括非晶硅层和n+ 掺杂非晶硅层。根据一个实施例，所述金属-绝缘体-半导体电容的所述第一金属 层耦接至所述第一晶体管或所述第二晶体管的源极端，所述第二金属 层耦接至偏压。当所述偏压值小于所述源极端电压时，所述金属-绝 缘体-半导体电容具有第一电容值，而所述偏压值大于所述源极端电 压时，所述金属-绝缘体-半导体电容具有第二电容值，其中所述第一 电容值大于所述第二电容值。根据一个实施例，所述金属-绝缘体-半导体电容的所述第一金属 耦接至偏压，所述第二金属层耦接至所述第一晶体管或所述第二晶体 管的源极端。当所述偏压值小于所述源极端电压时，所述金属-绝缘 体-半导体电容具有第一电容值，而所述偏压值大于所述源极端电压时，所述金属-绝缘体-半导体电容具有第二电容值，其中所述第一电 容值小于所述第二电容值。根据一个实施例，还包括第二衬底，其面对所述第一衬底放置， 其中所述第二衬底上具有公共电极。其中所述公共电极与位于所述第 一次像素的像素电极形成第一液晶电容，以及所述公共电极与位于所 述第二次像素的像素电极形成第二液晶电容。根据本发明的另一实施例，本发明提供一种液晶显示器的驱动方 法，用以驱动像素，其中所述像素包含具有第一晶体管的第一次像素 与具有第二晶体管的第二次像素，其中所述第一与第二晶体管的栅极 端分别耦接于第一扫描线，而所述第一晶体管与所述第二晶体管的漏极端耦接于第一数据线，所述方法包含提供高电位给所述第一扫描线，藉以使得所述第一数据线对所述第一次像素的像素电极与所述第二次像素的像素电极，写入数据电压；以及提供低电位至所述第一扫 描线，使所述第一晶体管和所述第二晶体管绝缘于所述数据线；其中， 在相邻帧的第一帧时，当所述第一扫描线在所述高电位与低电位转换 之后，会对所述第一次像素的像素电极与所述第二次像素的像素电极 产生第一电压变化以及第二电压变化，而在第二帧时，当所述第一扫 描线在所述高电位与低电位转换之后，会对所述第一次像素的像素电 极与所述第二次像素的像素电极产生第三电压变化以及所述第二电 压变化。根据一个实施例，其中所述第一次像素包括金属-绝缘体-半导体 电容，其中所述金属-绝缘体-半导体电容至少包括第一金属层，绝缘 层以及半导体层依序位于所述第一金属层上，以及第二金属层位于所 述半导体层上，其中当施加于所述第一金属层上的电压大于施加于所 述第二金属层上的电压时，所述金属-绝缘体-半导体电容具有第一电 容值，而当施加于所述第一金属层上的电压小于施加于所述第二金属 层上的电压时，所述金属-绝缘体-半导体电容具有第二电容值，其中 所述第一 电容值大于所述第二电容值。根据一个实施例，所述金属-绝缘体-半导体电容的所述第一金属 耦接至所述第一晶体管的源极端，所述第二金属层耦接至偏压。而所 述第一电压变化的绝对值小于所述第二电压变化的绝对值，而所述第 二电压变化的绝对值小于所述第三电压变化的绝对值。根据一个实施例，所述金属-绝缘体-半导体电容的所述第一金属 耦接至偏压，所述第二金属层耦接至所述第一晶体管的源极端。而所 述第一电压变化的绝对值大于所述第二电压变化的绝对值，而所述第 二电压变化的绝对值大于所述第三电压变化的绝对值。在另一实施例中，本发明提供一种像素结构，至少包含玻璃衬 底；两个分离的第一金属层位于所述玻璃衬底上，分别作为薄膜晶体 管的栅极金属层，以及金属-绝缘层-半导体储存电容的下电极；绝缘 层位于所述栅极金属层上，用以作为所述薄膜晶体管的栅极绝缘层， 以及位于所述第一金属层上，用以作为所述金属-绝缘层-半导体储存 电容的绝缘层；非晶硅层以及n+掺杂非晶硅层依序且分别形成于所 述薄膜晶体管栅极绝缘层以及所述金属-绝缘层-半导体储存电容绝缘层的上方，其中非所述晶硅层以及所述n+惨杂非晶硅层，分别作 为所述薄膜晶体管的源极与漏极，以及所述金属-绝缘层-半导体储存
电容的半导体层；第二金属层分别位于所述薄膜晶体管的源极与漏极 以及所述金属-绝缘层-半导体储存电容半导体层的上方，其中所述第 二金属层、所述非晶硅层以及所述n+掺杂非晶硅层共同构成所述薄 膜晶体管的源极结构与漏极结构，而所述第二金属层作为所述金属-绝缘层-半导体储存电容的上电极；以及保护层，位于所述薄膜晶体 管的源极结构、漏极结构以及所述金属-绝缘层-半导体储存电容的上 电极上方。根据一个实施例，所述保护层还具有第一通孔(throughhole)以 曝露出所述薄膜晶体管的源极，以及第二通孔以曝露出所述金属-绝 缘层-半导体储存电容的下电极。铟锡氧化物(ITO)层位于所述保护 层上表面、所述第一通孔以及所述第二通孔中，以连接所述薄膜晶体 管的源极以及所述金属-绝缘层-半导体储存电容的下电极。根据一个实施例，位于所述薄膜晶体管的源极与漏极以及所述金 属-绝缘层-半导体储存电容半导体层上方的所述第二金属层系连接 在一起。所述保护层还具有第三通孔以曝露出所述金属-绝缘层-半导 体储存电容的上电极。而铟锡氧化物(ITO)层位于所述保护层上表 面和所述第三通孔中，以连接所述薄膜晶体管的源极以及所述金属-绝缘层-半导体储存电容的上电极。综上所述，本发明通过将像素单元区隔成两个次像素，而每一个 次像素中包含独立的薄膜晶体管、液晶电容与储存电容，且至少其中 的一个的储存电容采用可变电容，通过可变电容的电容特性，在相邻 两帧时段中，可使得数据电压产生不同程度的电压变化，藉以让变化 后的数据电压对称于公共电压，而解决影像残留的问题。


为让本发明的上述和其它目的、特征、优点与实施例能更明显易 懂，附图的详细说明如下图1为垂直排列向列型彩色液晶显示器的穿透率-电压曲线图； 图2为垂直排列向列型彩色液晶显示器的包含两组伽玛曲线的穿透率-电压曲线图3为本发明第一实施例的像素单元略图；图4A所示为根据本发明实施例的金属-绝缘体-半导体电容的结 构示意图；图4B所示为根据本发明实施例的金属-绝缘体-半导体电容的电 容-电压曲线图；图5A所示为根据本发明第一实施例的薄膜晶体管与金属-绝缘 体-半导体储存电容的结构示意图；图5B所示为根据本发明第一实施例的薄膜晶体管与金属-绝缘 体-金属储存电容的结构示意图；图6所示为根据本发明的一个优选实施例的用以驱动本发明像 素单元的驱动波形图；图7为本发明第二实施例的像素单元的略图；图8A所示为根据本发明第二实施例的薄膜晶体管与金属-绝缘 体-半导体储存电容的结构示意图；图8B所示为根据本发明第二实施例的薄膜晶体管与金属-绝缘 体-金属储存电容的结构示意图；以及图9所示为根据本发明第二实施例的用以驱动本发明像素单元 的驱动波形图。主要组件符号说明100区域101、 102、 201和202虚线203实线300和700像素单元302、 304、 702和704次像素3021、 7021、 3041和7041薄膜晶体管3022、 7022、 3042和7042像素电极3023、 7023、 3043和7043储存电容3024、 7024、 3044和7044液晶电容3025、 7025、 3045和7045扩散电容306和706 308和708扫描线 数据线500、 510、502、 506、800和810 802和806金属层 绝缘层玻璃衬底503和803 504和804 505和805 507和807 508和808非晶硅层 n+掺杂非晶硅层保护层铟锡氧化物(ITO)层509、 511、 512、 513、 809和811 通孔具体实施方式
在不限制本发明的精神及应用范围之下，以下即以多个实施例， 介绍本发明的实施；本领域技术人员，在了解本发明的精神后，当可 应用本发明的液晶显示器结构于各种不同的液晶显示器中。第一实施例参阅图3所示为根据本发明第一实施例的像素单元的略图。像素 单元300包含两个次像素302和304。其中，次像素302包含薄膜晶体管3021，其栅极连接于扫描线 306，漏极连接于数据线308，源极则连接于像素电极3022，其中像 素电极3022和偏压Vbias构成储存电容3023，像素电极3022和公共 电极Ve。m构成液晶电容3024。薄膜晶体管3021的源极和栅极之间则 具有扩散电容3025。而次像素304包含薄膜晶体管3041，其栅极连 接于扫描线306，漏极连接于数据线308，而源极则连接于像素电极 3042，其中像素电极3042和偏压Vte构成储存电容3043，像素电极 3042和公共电极Ve自构成液晶电容3044。薄膜晶体管3041的源极 和栅极间则具有扩散电容3045。在本实施例中，要特别注意的是， 储存电容3023采用金属-绝缘体-半导体-金属的电容结构，即所谓MIS 的电容结构，而储存电容3043则采用金属-绝缘体-金属的电容结构， 亦即传统的电容结构。
参阅图4A，其显示了图3的储存电容3023的金属-绝缘体-半导 体(MIS)结构的优选实施示意图。在第一金属层401与第二金属层 402之间，夹有绝缘层403与半导体层404。金属-绝缘体-半导体-金 属会构成一个电容器。它与一般电容器的区别在于电容值并不是恒定 的。其电容值与施加在第一金属层401和第二金属层402间的电压差(VMl-VM2)有关，其电容电压的关系图如图4B所示。其中当施加 于第一金属层401上的电压(VM1)大于施加于第二金属层402上的 电压(VM2)，即电压差(VM1-VM2)为正值时，其电容值随着电压差 的增加而急剧上升。而当施加于第一金属层401上的电压(VM1)小 于施加于第二金属层402上的电压(VM2)，即电压差(VM1-VM2)为 负值时，其电容值随着电压差的增加而渐趋下降。由于图4B所示的 电容-电压曲线并未对称于原点，因此本发明通过在第一金属层401 或第二金属层402上施加偏压V^来位移原点，使得电容-电压曲线 可对称于调整后的原点。在此情况下，当两者电压差大于一个正门限(Vth。d+)或小于一个负门限(Vth。d.)时，其电容值均会趋于一个定值。在本实施例中以<:3奶,。 代表，当两者电压差为正值且大于一个正门限(Vth。d+)时的电容值，并以C鄉3,。f代表，当两者电压差为负 值且小于一个负门限(Vth。d-)时的电容值。另外，诚如上述，如图 4A的金属-绝缘体-半导体(MIS)结构的电容， 一般称为可变电容， 或称电压控制电容(voltage control capacitor, VCCAP)。本发明的像素单元300可由多种不同的像素结构加以形成，图 5A与图5B为多种像素结构其中之一，且并不用以限制本发明的结 构。其中图5A所示为根据次像素302的薄膜晶体管3021与金属-绝 缘体-半导体(MIS)储存电容3023的结构示意图。而图5B所示则 为次像素304中的薄膜晶体管3041及金属-绝缘体-金属储存电容 3043的结构示意图。值得注意的是，虽然图5A与图5B为了说明目 的而分开展示，但均是以同一制造工艺加以完成。首先参阅图5A，在次像素302中，公共电极Vc。m形成在玻璃衬底510上，而薄膜晶体管3021与具金属-绝缘体-半导体结构的储存 电容3023则共同形成在另一玻璃衬底500上。其中在玻璃衬底500 上具有金属层502，分别作为薄膜晶体管3021的栅极金属层，以及 储存电容3023的第一金属层(即图4A中的第一金属层401)。绝缘 层503形成在玻璃衬底500上，用以覆盖金属层502，其中，绝缘层 503分别作为薄膜晶体管3021的栅极绝缘层，以及储存电容3023的 绝缘层(即图4A中的绝缘层403)。非晶硅层504以及n+掺杂非晶 硅层505依序且分别形成于薄膜晶体管栅极绝缘层以及储存电容绝 缘层的上方，其中，非晶硅层504以及n+掺杂非晶硅层505，分别作 为薄膜晶体管3021的主动区(或半导体层)，以及储存电容3023的 半导体层(即图4A中的半导体层404)。接着金属层506形成在薄膜 晶体管3021的n+掺杂非晶硅层505上以形成源极与漏极电极，以及 储存电容3023半导体层的上方，其中金属层506、非晶硅层504以 及n+掺杂非晶硅层505共同构成薄膜晶体管3021的源极结构与漏极 结构，同时金属层506亦作为储存电容3023的第二金属层(即图4A 中的金属层402)。保护层507沉积在所述玻璃衬底500之上，用以 覆盖薄膜晶体管3021的源极结构、漏极结构以及储存电容3023的第 二金属层，其中，保护层507具有通孔(throughhole) 509以曝露出 薄膜晶体管3021的源极，以及通孔511和512以曝露出储存电容3023 的第一金属层上表面。然后作为像素电极的铟锡氧化物(ITO)层508 形成在保护层507的上表面，以连接薄膜晶体管3021的源极、储存 电容3023的第一金属层，作为次像素302的像素电极3022。其中薄 膜晶体管3021中的源极电极以与栅极金属层502共同构成扩散电容 3025。而玻璃衬底510上的公共电极Ve。m与铟锡氧化物(ITO)层508 构成液晶电容3024。接着参阅图5B，在次像素304中，公共电极V,形成在玻璃衬 底510上，而薄膜晶体管3041与具金属-绝缘体-金属结构的储存电 容3043共同形成在另一玻璃衬底500上。其中，在玻璃衬底500上 具有金属层502，分别作为薄膜晶体管3041的栅极金属层，以及储 存电容3043的第一电极。绝缘层503形成在玻璃衬底500上，用以 覆盖金属层502，其中绝缘层503分别作为薄膜晶体管3041的栅极 绝缘层，以及储存电容3043的绝缘层。非晶硅层504以及n+掺杂非
晶硅层505依序形成在薄膜晶体管栅极绝缘层上方，作为薄膜晶体管 3041的主动区。接着金属层506形成在薄膜晶体管3041的源极与漏 极，以及储存电容3043绝缘层层的上方，其中，金属层506、非晶 硅层504以及n+掺杂非晶硅层505共同构成薄膜晶体管3041的源极 结构与漏极结构，同时金属层506亦作为储存电容3043的第二电极。 另外，保护层507沉积在该玻璃衬底500之上，用以覆盖薄膜晶体管 3041的源极结构、漏极结构以及储存电容3043的第二电极，其中保 护层507具有通孔513以曝露出储存电容3043的第二电极上表面。 然后作为像素电极的铟锡氧化物(ITO)层508形成在保护层507的 上表面，以连接储存电容3043的第二电极。其中薄膜晶体管3041中 的源极结构以与栅极金属层502共同构成图3的扩散电容3045。而 玻璃衬底510上的公共电极Ve。m与铟锡氧化物(ITO)层508构成液 晶电容3044。参阅图6所示为根据本发明一个优选实施例用以驱动本发明像 素单元300的驱动波形图，同时参阅第3图。在写入正极性数据的 奇数帧中，在时段T,开始时，扫描线306电位上升至一高电平状态 Vgh，薄膜晶体管3021以及3041被打开，数据线308上传送的正极 性电压数据，假设为Vp，会分别由经由薄膜晶体管3021及3041对 液晶电容3024和3044以及储存电容3023和3043进行充电。在时段 T,终了时，扫描线306电位下降成一低电平状态VgL，薄膜晶体管3021 及3041被关闭。此时液晶电容3024和3044两端的电压是通过储存 电容3023和3043维持住的。但是在薄膜晶体管3021及3041被关闭 的瞬间，正极性电压数据Vp会下降一AV值，此AV值的大小与薄 膜晶体管的栅极源极间的扩散电容、液晶电容和储存电容有关。根据 本发明的第一实施例，像素单元300包括次像素302和304，因此具 有两AV值，AV,以及AV2，并分别使该两次像素的像素电极具不 同的压值Vpl和Vp2，其中AV,与薄膜晶体管3021的栅极源极间的扩 散电容3025、液晶电容3024和储存电容3023有关，其大小如下所 述<formula>formula see original document page 17</formula>而AV2与薄膜晶体管3041的栅极源极间的扩散电容3045、液晶 电容3044和储存电容3043有关，其大小如下所述<formula>formula see original document page 17</formula>根据本实施例，储存电容3023是采用如图4A所示由金属-绝缘 体-半导体结构所形成的可变电容(或称电压控制电容)，因此，在写 入正极性数据的奇数帧中，其写入的正极性电压数据Vp的电压值大 于施加的偏压值Vbias，即，施加于图4A所示电容结构中第一金属层 401上的电压大于施加于第二金属层402上的电压，因此电压差为正 值且大于门限电压值(Vth。d+)。依此实施例，储存电容3023的电容 值将为C^3,。"(如图4B所示)，因此在写入正极性数据的奇数帧中， 其AVi值大小如下所述在写入负极性数据的偶数帧中，在时段T2开始时，扫描线306 电位上升至高电平状态Vgh，薄膜晶体管3021以及3041被打开，数 据线308上传送的负极性电压数据，假设为-Vp，会分别由经由薄膜 晶体管3021及3041对液晶电容3024和3044以及储存电容3023和 3043进行充电。在时段T2终了时，扫描线306电位下降成低电平状 态VgL，薄膜晶体管3021及3041被关闭。此时液晶电容3024和3044 两端的电压是通过储存电容3023和3043维持住的。但是在薄膜晶体 管3021及3041被截止的瞬间，负极性电压数据-Vp，会下降一AV 值。此AV值的大小与薄膜晶体管的栅极源极间的扩散电容、液晶电 容和储存电容有关。根据本实施例，由于储存电容3023是采用如图4A所示由金属-绝缘体-半导体结构所形成的可变电容，因此，对次像素302，在写入负极性数据的偶数帧中，其写入的负极性电压数据的电压值-Vp小于 施加的偏压值Vbias，即，施加于图4A所示电容结构中第一金属层401 上的电压小于施加于第二金属层402上的电压，因此电压差为负值且 小于负门限电压值(Vth。a.)。依此实施例，储存电容3023的电容值将 为C^^,。f (如图4B所示)，因此在写入负极性数据的偶数帧过程中， 其AVJ直大小如下所述△ Wo#)=( ,—「》x C3025 /(C3025 + C3024 + C302W)而对于次像素304，其AV2与薄膜晶体管3041的栅极源极之间 的扩散电容3045、液晶电容3044和储存电容3043有关，其大小如 下所述厶K = _ x C3045 /(C3045 + C3044 + C3043)由于次像素302中的储存电容3023是采用金属-绝缘体-半导体 结构所形成的可变电容，因此，对次像素302而言，写入负极性数据 与写入正极性数据将产生不同的电压变化，电容值C舰3,。"大于 Cj奶,。p因此，写入正极性数据时的电压变化值AVi (ON)小于写 入负极性数据时的电压变化值AV！ (off)。而次像素304中的储存电 容3043是采用金属-绝缘体-金属结构所形成的电容，因此，对次像 素304而言，不论是在写入负极性数据或正极性数据时的帧，其电压 变化值均为AV2。根据本实施例，扩散电容3025的电容值等于扩散电容3045的电 容值。液晶电容3024的电容值等于液晶电容3044的电容值。而储存 电容3023为可变电容，在写入正极性数据时储存电容3023的电容值 C3奶,。n大于储存电容3043的电容值，而在写入负极性数据时，储存 电容3023的电容值C^^将小于储存电容3043的电容值。因此， 电压变化值间的大小关系为AV, (Off) >AV2>AV, (ON)。然而， 值得注意的是，虽然本实施例是以扩散电容3025的电容值等于扩散
电容3045的电容值，以及液晶电容3024的电容值等于液晶电容3044 的电容值为例，然而，本发明的实施将并不局限于此。再次参阅图6所示，由于储存电容3023是使用如图4A所示由 金属-绝缘体-半导体结构所形成的可变电容。因此就次像素302而言， 在薄膜晶体管3021及3041被截止的瞬间，对写入的正极性数据与写 入的负极性数据将产生不同的电压变化值。而储存电容3043的电容 值不可变。因此就次像素304而言，在薄膜晶体管3021及3041被截 止的瞬间，对写入的正极性数据与写入的负极性数据将产生相同的电 压变化值。因此，在本实施例中，可通过调整可变储存电容3023， 使得次像素302与次像素304，在相邻两帧于薄膜晶体管3021及3041 关闭后的数据电压彼此趋近对称于公共电压V，,。即，就次像素302而言，在奇帧的数据电压V;.。等于在偶帧的数据电压V/,e。而就次像素304而言，在奇帧的数据电压V2,。等于在偶帧的数据电压V2,e。 次像素302的光学特性可通过数据电压V,.。以及Vu的均方根值 (Root Mean Square)来加以评估。而次像素304的光学特性可通过数据电压V2,。以及V2,e的均方根值来加以评估。 因此，次像素302的光学特性为根据本发明的第一实施例，每一个像素中包含两个次像素，因此 整个像素的光学特性是由两个次像素各自的光学特性共同决定。由于 本发明其中的一个次像素使用可变电容作为储存电容，因此可通过调 整可变电容的参数值来使得两个相邻帧在薄膜晶体管关闭后的数据 电压彼此对称于公共电压。如此，可避免因电压的不对称所造成的残 影现象。值得注意的是，在第一实施例，如图3所示，虽然只针对储存电 容3023引入可变电容，然而本发明当不限于此，在另一实施例中，次像素304的光学特性为 亦可针对储存电容3043引入可变电容或于像素中引入多个可变电容 等。另外，虽然在第一实施例中，并未对偏压值Vbias的值做限制，在另一实施例中，偏压值Vbias的值亦可直接由Vc。m提供。 第二实施例参阅图7所示为根据本发明第一实施例的像素单元的略图。像素 单元700，包含两次像素702和704。其中次像素702包含薄膜晶体管7021 ，其栅极连接于扫描线706， 漏极连接于数据线708，源极则连接于像素电极7022，其中，像素电 极7022和偏压Vbias构成储存电容7023,像素电极7022和公共电极 Ve。m构成液晶电容7024。薄膜晶体管7021的源极和栅极间则具有扩 散电容7025。而次像素704包含薄膜晶体管7041,其栅极连接于扫 描线706，漏极连接于数据线708,而源极则连接于像素电极7042， 其中像素电极7042和偏压Vbias构成储存电容7043，像素电极7042 和公共电极Ve。m构成液晶电容7044。薄膜晶体管7041的源极和栅极 间则具有扩散电容7045。在本实施例中，储存电容7023是釆用金属 一绝缘体-半导体(MIS)的电容结构，而储存电容7043则是采用金属-绝缘体-金属的电容结构。本实施例中储存电容7023的金属-绝缘体-半导体的电容结构可 应用如图4A所示的电容结构，且其中电容值与电压值间的曲线图亦 如图4B所示。相似于第一实施例所述，当电压值大于一个正门限 (Vth。d+)或小于一个负门限(Vth。d_)时，其电容值均会趋于一个定值。在本实施例中，以(:7^，。 代表当两者电压差为正值且大于一个正门限(Vth。d+)时的电容值，并以C廳,^代表当两者电压差为负值 且小于一个负门限(Vth。d.)时的电容值。本实施例与第一实施例最大的不同处在于，在第一实施例中，储 存电容3023的第一金属层是通过通孔与薄膜晶体管3021的源极结构 耦接，而形成储存电容3023的第二金属层，其与偏压Vbias耦接。然 而在第二实施例中，形成储存电容7023的第一金属层，其与偏压Vbias 耦接，而形成储存电容7023的第二金属层，其则与薄膜晶体管7021 的源极结构耦接。本发明的像素单元700可由多种不同的像素结构加以形成，图 8A与图8B为多种像素结构其中之一，且并非用以限制本发明的结 构。其中图8A所示为根据图7中次像素702的薄膜晶体管7021与 金属-绝缘体-半导体储存电容7023的结构示意图。而图8B所示则为 次像素704中的薄膜晶体管7041金属-绝缘体-金属储存电容7043的 结构示意图。值得注意的是，虽然图8A与图8B为了说明目的而分 开展示，但均是以同一工艺加以完成。首先参阅图8A，在次像素702中，公共电极Ve。m形成在玻璃衬 底810上，而薄膜晶体管7021与具金属-绝缘体-半导体结构的储存 电容7023则共同形成在另一玻璃衬底800上。其中在玻璃衬底800 上具有金属层802，分别作为薄膜晶体管7021的栅极金属层，以及 储存电容7023的第一金属层(即图4A中的第一金属层401)。绝缘 层803形成在玻璃衬底800上，用以覆盖金属层802，其中绝缘层803 分别作为薄膜晶体管7021的栅极绝缘层，以及储存电容7023的绝缘 层(即图4A中的绝缘层403)。非晶硅层804以及n+掺杂非晶硅层 805依序且分别形成于薄膜晶体管栅极绝缘层以及储存电容绝缘层的 上方，其中非晶硅层804以及n+掺杂非晶硅层805分别作为薄膜晶 体管7021的源极与漏极的半导体层，以及储存电容7023的半导体层 (即图4A中的半导体层404)。接着金属层806形成在薄膜晶体管 7021的源极与漏极，以及储存电容7023半导体层的上方，其中金属 层806、非晶硅层804以及n+掺杂非晶硅层805共同构成薄膜晶体管 7021的源极结构与漏极结构，同时金属层806亦作为储存电容7023 的第二金属层(即图4A中的金属层402)，值得注意的是，在本实施 例中，薄膜晶体管7021的源极结构与储存电容7023的第二金属层相 接，而薄膜晶体管7021的漏极结构则耦接于数据线。另外，保护层 807沉积在该玻璃衬底800之上，用以覆盖薄膜晶体管7021的源极 结构、漏极结构以及储存电容7023的第二金属层，其中保护层807 具有通孔809以曝露出储存电容7023的第二金属层上表面。然后作 为像素电极的铟锡氧化物(ITO)层808形成于保护层807的上表面，
以连接储存电容7023的第二金属层，作为次像素702的像素电极 7022。其中薄膜晶体管7021中的源极电极以与栅极金属层802共同 构成扩散电容7025。而玻璃衬底810上的公共电极Ve。m与铟锡氧化 物(ITO)层808构成液晶电容7024。接着参阅图8B，在次像素704中，公共电极Ve。m形成在玻璃衬 底810上，而薄膜晶体管7041与具金属-绝缘体-金属结构的储存电 容7043共同形成在另一玻璃衬底800上。其中在玻璃衬底800上具 有金属层802，分别作为薄膜晶体管7041的栅极金属层，以及储存 电容7043的第一电极。绝缘层803形成在玻璃衬底800上，用以覆 盖金属层802，其中绝缘层803分别作为薄膜晶体管7041的栅极绝 缘层，以及储存电容7043的绝缘层。非晶硅层804以及n+掺杂非晶 硅层805依序形成于薄膜晶体管栅极绝缘层上方，作为薄膜晶体管 7041的源极与漏极的半导体层。接着金属层806形成在薄膜晶体管 7041的源极与漏极，以及储存电容7043绝缘层层的上方，其中金属 层806、非晶硅层804以及n+掺杂非晶硅层805共同构成薄膜晶体管 7041的源极结构与漏极结构，同时金属层806亦作为储存电容7043 的第二电极。值得注意的是，在本实施例中，薄膜晶体管7041的源 极结构与储存电容7043的第二电极相接，而薄膜晶体管7041的漏极 结构则耦接于数据线。另外，保护层807沉积于该玻璃衬底800之上， 用以覆盖薄膜晶体管7041的源极结构、漏极结构以及储存电容7043 的第二电极，其中保护层807具有通孔811以曝露出储存电容7043 的第二电极上表面。然后作为像素电极的铟锡氧化物(ITO)层808 形成于保护层807的上表面，以连接储存电容7043的第二电极。其 中薄膜晶体管7041中的源极电极以与栅极金属层802共同构成扩散 电容7045。而玻璃衬底810上的公共电极Ve。m与铟锡氧化物(ITO) 层808构成液晶电容7044。参阅图9所示为根据本发明第二优选实施例用以驱动本发明像 素单元700的驱动波形图，同时参阅图7。在写入正极性数据的奇数 帧中，在时段T,开始时，扫描线706电位上升至高电平状态Vgh，薄 膜晶体管7021以及7041被打开，数据线708上传送的正极性电压数
据假设为VP，会分别由经由薄膜晶体管7021及7041对液晶电容7024 和7044以及储存电容7023和7043进行充电。在时段终了时，扫 描线706电位下降成低电平状态VgL，薄膜晶体管7021及7041被截 止。此时液晶电容7024和7044两端的电压是通过储存电容7023和 7043维持住的。但是在薄膜晶体管7021及7041被截止的瞬间，正 极性电压数据Vp会下降AV值，此AV值的大小与薄膜晶体管的栅 极源极间的扩散电容、液晶电容和储存电容有关。根据本发明的第二实施例，储存电容7023是采用如图4A所示 由金属-绝缘体-半导体结构所形成的可变电容(或称电压控制电容)， 因此，在写入正极性数据的奇数帧中，其写入的正极性电压数据Vp 的电压值大于施加的偏压值V^，亦即，施加于图4A所示电容结构 中第二金属层402上的电压大于施加于第一金属层401上的电压，因 此，因此电压差为负值且小于负门限电压值(Vth。d_)。依此实施例， 储存电容7023的电容值将为C 因此在写入正极性数据的奇数 帧中，其AV,值大小如下所述△K(o#) = (「gA — 「扭)x GTO25 /(G7()25 + G丽+ G7()2W)而AV2与薄膜晶体管7041的栅极源极间的扩散电容7045、液晶 电容7044和储存电容7043有关，其大小如下所述= - W X C7045 /(C7045 + C7044 + C7043)在写入负极性数据的偶数帧中，在时段丁2开始时，扫描线706 电位上升至高电平状态Vgh,薄膜晶体管7021以及7041被打开，数 据线708上传送的负极性电压数据假设为-Vp，会分别由经由薄膜晶 体管7021及7041对液晶电容7024和7044以及储存电容7023和7043 进行充电。在时段T2终了时，扫描线706电位下降成低电平状态VgL， 薄膜晶体管7021及7041被截止。此时液晶电容7024和7044两端的 电压是通过储存电容7023和7043维持住的。但是在薄膜晶体管7021 及7041被截止的瞬间，负极性电压数据-Vp会下降一AV值。此厶V 值的大小与薄膜晶体管的栅极源极间的扩散电容、液晶电容和储存电 容有关。根据本实施例，由于储存电容7023是采用如图4A所示由金属-绝缘体-半导体结构所形成的可变电容，因此，对次像素702，在写入 负极性数据的偶数帧中，其写入的负极性电压数据的电压值-Vp小于 施加的偏压值Vbias，亦即，施加于图4A所示电容结构中第一金属层 401上的电压大于施加于第二金属层402上的电压，因此电压差为正 值且大于正门限电压值(Vth。d+)。依此实施例，储存电容7023的电 容值将为C7。".。 ，因此在写入负极性数据的偶数帧中，其AV,值大小如下所述<formula>formula see original document page 24</formula>而次像素704，其AV2与薄膜晶体管7041的栅极源极间的扩散 电容7045、液晶电容7044和储存电容7043有关，其大小如下所述由于次像素702中的储存电容7023是采用金属-绝缘体-半导体 结构所形成的可变电容，因此，对次像素702而言，写入负极性数据 与写入正极性数据降产生不同的电压变化，由于电容值C脂,。"大于 C7^,。#，因此，写入负极性数据时的电压变化值AV, (ON)大于写 入正极性数据时的电压变化值厶V！ (off)。而次像素704中的储存电 容7043系采用金属-绝缘体-金属结构所形成的电容，因此，对次像 素704而言，不论是在写入负极性数据或正极性数据时的帧，其电压 变化值均为AV2。根据本实施例，扩散电容7025的电容值等于扩散电容7045的电 容值。液晶电容7024的电容值等于液晶电容7044的电容值。而储存 电容7023为可变电容，在写入正极性数据时储存电容7023的电容值
C聰,小于储存电容7043的电容值，而在写入负极性数据时，储存 电容7023的电容值(:7。23,。 将大于储存电容7043的电容值。因此， 电压变化值间的大小关系为AV, (Off) 〉AV^ZV^ (ON)。再次参阅图9所示，由于储存电容7023是使用如图4A所示由 金属-绝缘体-半导体结构所形成的可变电容。因此就次像素702而言， 在薄膜晶体管7021及7041被截止的瞬间，对写入的正极性数据与写 入的负极性数据将产生不同的电压变化值。而储存电容7043的电容 值不可变。因此就次像素704而言，在薄膜晶体管7021及7041被截 止的瞬间，对写入的正极性数据与写入的负极性数据将产生相同的电 压变化值。因此，在本实施例中，可通过调整可变储存电容7023， 使得次像素702与次像素704，在相邻两帧在薄膜晶体管7021及7041 截止后的数据电压彼此趋近对称于公共电压Ve。m。亦即，就次像素 702而言，在奇帧的数据电压V"等于在偶帧的数据电压V7,e。而就 次像素704而言，在奇帧的数据电压V二。等于在偶帧的数据电压V&。次像素702的光学特性可通过数据电压VA。以及VAe的均方根值 来加以评估。而次像素704的光学特性可通过数据电压V2,。以及V2,e 的均方根值来加以评估。因此，次像素702的光学特性为根据本发明的第二实施例，每一个像素中包含两个次像素，因此 整个像素的光学特性是由两个次像素各自的光学特性共同决定。由 于，本发明其中的一个次像素是使用可变电容作为储存电容，因此可 通过调整可变电容的参数值来使得两个相邻帧在薄膜晶体管截止后 的数据电压彼此对称于公共电压。如此，可避免因电压的不对称所造 成的残影现象。同理，在第二实施例，如图7所示，虽然只针对储存电容7023次像素704的光学特性为
引入可变电容，然而本发明应当不以此为限，在另一实施例中，亦可针对储存电容7043引入可变电容或在像素中引入多个可变电容等。另外，虽然在第二实施例中，并未对偏压值Vbias的值做限制，在另 一实施例中，偏压值Vbia3的值亦可直接由V。。m提供。综合上述所言，本发明通过将一个像素单元区隔成两个次像素， 而每一次像素中包含独立的薄膜晶体管、液晶电容与储存电容，且其 中至少一个储存电容是采用可变电容(或电压控制电容)，通过可变 电容的电容特性，在相邻两帧时段中，当对应的薄膜晶体管关闭吋可 使得数据电压产生不同程度的电压变化，藉以让变化后的数据电压趋 近对称于公共电压，而解决影像残留的问题。虽然以上已经通过公开几个实施例来说明本发明，但是其并不用 于限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况 下，可以进行各种更动与润饰，因此本发明的保护范围当视后附的权 利要求的范围为准。
权利要求
1. 一种液晶显示器，包含第一衬底；多条数据线与多条扫描线，其排列于所述第一衬底上，其中，所述多条数据线与扫描线相交叉并定义出多个像素，所述像素至少包含第一次像素和第二次像素，其中每一个所述像素包括第一晶体管，其位于所述第一次像素区，所述第一晶体管的栅极端耦接至所述像素所对应的第一所述扫描线，所述第一晶体管的漏极端耦接于所述像素所对应的第一所述数据线，所述第一晶体管的源极端耦接于第一储存电容；以及第二晶体管，位于所述第二次像素区，所述第二晶体管的栅极端耦接至所述第一扫描线，所述第二晶体管的漏极端耦接于所述第一数据线，所述第二晶体管的源极端耦接于第二储存电容，其中，所述第一储存电容以及所述第二储存电容至少其中之一为可变电容。
2、 如权利要求1所述的液晶显示器，其中，所述可变电容为金属-绝缘体-半导体电容。
3、 如权利要求2所述的液晶显示器，其中，所述金属-绝缘体-半导体电容至少包括第一金属层、绝缘层以及半导体层，其依序位于所述第一金属层上，以及第二金属层，其位于所述半导体层上。
4、 如权利要求3所述的液晶显示器，其中，所述半导体层至少 包括非晶硅层和n+掺杂非晶硅层。
5、 如权利要求3所述的液晶显示器，其中，所述金属-绝缘体-半导体电容的所述第一金属层耦接至所述第一晶体管或所述第二晶 体管的源极端，所述第二金属层耦接至偏压。
6、 如权利要求5所述的液晶显示器，其中，当所述偏压值小于 所述源极端电压时，所述金属-绝缘体-半导体电容具有第一电容值， 而所述偏压值大于所述源极端电压时，所述金属-绝缘体-半导体电容 具有第二电容值，其中，所述第一电容值大于所述第二电容值。
7、 如权利要求3所述的液晶显示器，其中，所述金属-绝缘体-半导体电容的所述第一金属层耦接至偏压，所述第二金属层耦接至所 述第一晶体管或所述第二晶体管的源极端。
8、 如权利要求7所述的液晶显示器，其中，当所述偏压值小于 所述源极端电压时，所述金属-绝缘体-半导体电容具有第一电容值， 而所述偏压值大于所述源极端电压时，所述金属-绝缘体-半导体电容 具有第二电容值，其中，所述第一电容值小于所述第二电容值。
9、 如权利要求1所述的液晶显示器，还包括第一像素电极，其 位于所述第一次像素且耦接于所述第一晶体管的源极端，以及第二像 素电极，其位于所述第二次像素且耦接所述第二晶体管的源极端。
10、 如权利要求9所述的液晶显示器，还包括第二衬底，其面对 所述第一衬底放置，其中，所述第二衬底上具有公共电极。
11、 如权利要求10所述的液晶显示器，其中，所述公共电极与 所述第一像素电极形成第一液晶电容，以及所述公共电极与所述第二 像素电极形成第二液晶电容。
12、 一种液晶显示器的驱动方法，用以驱动像素，其中，所述像 素包含具有第一晶体管的第一次像素与具有第二晶体管的第二次像 素，其中，所述第一与第二晶体管的栅极端分别耦接于第一扫描线， 而所述第一晶体管与所述第二晶体管的漏极端耦接于第一数据线，所 述方法包含提供高电位给所述第一扫描线，藉以使得所述第一数据线对所述 第一次像素的像素电极与所述第二次像素的像素电极写入数据电压； 以及提供低电位至所述第一扫描线，使所述第一晶体管和所述第二晶 体管绝缘于所述第一数据线；其中，在相邻帧的第一帧时，所述第一扫描线在所述高电位与低 电位转换之后，会对所述第一次像素的像素电极与所述第二次像素的 像素电极产生第一电压变化以及第二电压变化，而在第二帧时，所述 第一扫描线于所述高电位与低电位转换之后，会对所述第一次像素的 像素电极与所述第二次像素的像素电极产生第三电压变化以及第四 电压变化；其中，至少所述第一电压变化不等于所述第三电压变化。
13、 如权利要求12所述的驱动方法，其中，至少所述第一次像 素和所述第二次像素中的一个包括金属-绝缘体-半导体电容，其中， 所述金属-绝缘体-半导体电容至少包括第一金属层，绝缘层以及半导 体层，其依序位于所述第一金属层上，以及第二金属层，其位于所述 半导体层上。
14、 如权利要求13所述的驱动方法，其中，所述第一电压变化 的绝对值小于所述第二电压变化和所述第四电压变化的绝对值，而所 述第二电压变化和所述第四电压变化的绝对值小于所述第三电压变 化的绝对值。
15、 如权利要求14所述的驱动方法，其中，所述金属-绝缘体-半导体电容的所述第一金属层耦接至所述第一晶体管的源极端，所述 第二金属层耦接至偏压。
16、 如权利要求13所述的驱动方法，其中，当施加于所述第一 金属层上的电压大于施加于所述第二金属层上的电压时，所述金属-绝缘体-半导体电容具有第一电容值，而当施加于所述第一金属层上 的电压小于施加于所述第二金属层上的电压时，所述金属-绝缘体-半 导体电容具有第二电容值，其中，所述第一电容值大于所述第二电容 值。
17、 如权利要求13所述的驱动方法，其中，所述第一电压变化 的绝对值大于所述第二电压变化和所述第四电压变化的绝对值，而所 述第二电压变化和所述第四电压变化的绝对值大于所述第三电压变 化的绝对值。
18、 如权利要求17所述的驱动方法，其中，所述金属-绝缘体-半导体电容的所述第一金属层耦接至偏压，所述第二金属层耦接至所 述第一晶体管的源极端。
19、 一种像素结构，至少包含-玻璃衬底；两个分离的第一金属层，其位于所述玻璃衬底上，分别作为薄膜 晶体管的栅极金属层，以及金属-绝缘层-半导体储存电容的下电极；绝缘层，其位于所述栅极金属层上，用以作为所述薄膜晶体管的 栅极绝缘层，以及位于所述下电极上，用以作为所述金属-绝缘层-半 导体储存电容的绝缘层；非晶硅层以及n+掺杂非晶硅层，其依序且分别形成在所述薄膜 晶体管栅极绝缘层以及所述金属-绝缘层-半导体储存电容绝缘层的 上方，其中，所述非晶硅层以及所述n+掺杂非晶硅层分别作为所述 薄膜晶体管的源极与漏极，以及所述金属-绝缘层-半导体储存电容的半导体层；第二金属层，其分别位于所述薄膜晶体管的源极与漏极以及所述 金属-绝缘层-半导体储存电容半导体层的上方，其中，所述第二金属 层、所述非晶硅层以及所述n+掺杂非晶硅层共同构成所述薄膜晶体管的源极结构与漏极结构，而所述第二金属层作为所述金属-绝缘层- 半导体储存电容的上电极。
20、 如权利要求19所述的像素结构，还包含保护层，其位于所 述薄膜晶体管的源极结构、漏极结构以及所述上电极的上方。
21、 如权利要求20所述的像素结构，其中，所述保护层还具有 第一通孔以曝露出所述薄膜晶体管的源极，以及第二通孔以曝露出所 述下电极。
22、 如权利要求21所述的像素结构，还包括铟锡氧化物(ITO) 层，其位于所述保护层上表面、所述第一通孔以及所述第二通孔中， 以连接所述薄膜晶体管的源极以及所述下电极。
23、 如权利要求19所述的像素结构，其中，分别位于所述薄膜 晶体管的源极与所述金属-绝缘层-半导体储存电容半导体层上方的 所述第二金属层连接在一起。
24、 如权利要求23所述的像素结构，所述保护层还具有第三通 孔以曝露出所述上电极。
25、 如权利要求24所述的像素结构，还包括铟锡氧化物(ITO) 层，其位于所述保护层上表面和所述第三通孔中，以连接所述薄膜晶 体管的源极以及所述上电极。
全文摘要
本发明通过将像素区隔成两个次像素，而每一个次像素中包含独立的薄膜晶体管、液晶电容与储存电容，且其中至少储存电容是采用可变电容，通过可变电容的电容特性，在相邻两个帧的时段中，使得数据电压产生不同程度的电压变化，藉以让变化后的数据电压对称于公共电压，而解决影像残留的问题。
文档编号G02F1/13GK101211074SQ20061017116
公开日2008年7月2日 申请日期2006年12月25日 优先权日2006年12月25日
发明者施博盛 申请人:瀚宇彩晶股份有限公司