移位寄存器的制作方法

专利名称：移位寄存器的制作方法
技术领域：
本发明涉及一种液晶显示(LCD)器件的移位寄存器，特别是涉及一种能 够通过减小放电电压源线上的负载而防止器件误操作并能够减小各级(stage) 尺寸的移位寄存器。
背景技术：
通常，液晶显示(LCD)器件通过利用施加的电场控制液晶的透光率来显 示图像。为此，LCD器件提供有包括多个以矩阵结构设置的像素区域的液晶 面板以及驱动液晶面板的驱动电路。液晶面板包括多条栅线和多条数据线，其中每条栅线形成为与每条数据线 正交，从而定义多个像素区域。此外，液晶面板包括像素电极和公共电极，以 分别为各个像素区域施加电场。此时，响应于由移位寄存器产生的扫描脉冲， 顺序驱动栅线。图1示出相关技术的移位寄存器中的一级。如图1所示，相关技术中的移 位寄存器包括多个级100。多个级100串联。每级提供有来自时钟传输线的时 钟脉冲，并顺序输出扫描脉冲。每级包括多个节点；控制节点的信号状态的节 点控制器；以及连接到节点的输出单元，以响应节点的信号状态输出扫描脉冲。 为了保持节点为放电状态，相关技术的移位寄存器使用对应于恒压的放电电压 源。然而，相关技术的移位寄存器具有以下缺点。当放电电压源提供给包括在每级内的节点控制器与输出单元时，在用于传 输放电电压源的放电电压源线上存在大的负载。由于包括在每级内的节点没有 适当地放电，相关技术的移位寄存器具有误操作的问题。而且，相关技术的级提供有至少两个节点和多个开关器件以控制节点，使 1寸T夕'UL可1t《^乂、 M >旨夕、。々夕'UL可1卞《fr口、J乂、乂、 、J HJ曰匕寸-入trTO日日W，干形/3乂砂但寄存器的技术上的局限性。 发明内容因此，本发明涉及一种基本上消除了由于相关技术的局限性和缺点的一个 或多个问题的移位寄存器。本发明的一个目的是提供一种能够通过减小放电电压源线上的负载防止 误操作并可以减小级的尺寸的移位寄存器。本发明附加的优点、目标和特征将在随后的描述中部分地加以阐述，并且 部分地，在阅读了下面的内容后对本领域技术人员来说是显而易见的，或者可 以通过实践本发明而获得教导。本发明的这些目的和优点将通过说明书及其权 利要求书以及附图中所特别指出的结构而实现和获得。为了实现这些目的和其他优点，根据在此具体化并宽泛地描述的本发明 的目的， 一种移位寄存器包括多个级用于通过各级的输出端子顺序输出扫描脉 冲，其中每一级包括上拉开关单元，其中基于节点的信号状态控制该上拉开关 单元，并且该上拉开关单元连接在输出端子和用于传输具有顺序相差的时钟脉冲的多条时钟传输线中任意一条时钟传输线之间；以及节点控制器，控制节点 的信号状态并利用来自多条时钟传输线中任意一条时钟传输线的时钟脉冲使 节点放电。要理解，本发明前面一般性的描述和后面具体的描述都是示例性和解释性 的，本发明意在对如权利要求书所述的本发明实施例提供进一步的解释。


本发明所包含的附图用来进一步理解本发明并且被结合来构成本申请的 一部分，该附示了本发明的实施例并且与说明书一起来解释本发明的原 理。在附图中图1示出了包括在相关技术的移位寄存器中的一级；图2示出了根据本发明的优选实施例的移位寄存器；图3示出了提供到图2的每级或从图2的每级输出的多个信号的时序图；图4示出了图2的级的第一电路结构；図；？小m j図z tfj级trj邻一PB微结T厶J;图6示出图2的级的第三电路结构；图7示出图2的级的第四电路结构；图8示出图2的级的第五电路结构；图9示出图2的级的第六电路结构；图10示出图2的级的第七电路结构；图11示出图2的级的第八电路结构；图12示出图2的级的第九电路结构；图13示出图2的级的第十电路结构；图14示出图2的第一至第三级的电路结构；以及图15示出来自包括在具有图14的电路结构的移位寄存器中的第七级的扫描脉冲的波形图。
具体实施方式
现在详细参照本发明的优选实施例，其示例在附图中示出。只要可能，相 同的附图标记始终用于指代相同的或相似的部分。此后，将参照附图对根据本发明优选实施例的移位寄存器进行说明。如图2所示，根据本发明优选实施例的移位寄存器包括'n，级ST1至STn， 以及虚拟级(dummy stage)(未示出)。此时，每级ST1至STn对于一个帧 周期输出扫描脉冲Voutl至Voutn，其中扫描脉冲从第一级ST1至虚拟级顺序 输出。从除虚拟级外的各个级ST1至STn输出的扫描脉冲Voutl至Voutn顺序 提供给包括在液晶面板(未示出)中的栅线，由此顺序扫描栅线。顺序地，第 一级ST1输出第一扫描脉冲Voutl，第二级ST2输出第二扫描脉冲Vout2，第 三级ST3输出第三扫描脉冲Vout3，…，第V级STn最后输出第n扫描脉冲 Voutn。同时，在第'n'级STn输出第n扫描脉冲Voiitn之后，第一和第二虚拟 级输出扫描脉冲。此时，从第一虚拟级输出的扫描脉冲提供给第'n-l'级。 而且，从第二虚拟级输出的扫描脉冲提供给第'n'级。该移位寄存器形成在液晶面板中。也就是，液晶面板包括用于显示图像的显示区域以及包括围绕显 示区域的非显示区域。此时，移位寄存器形成在非显示区域。包括在移位寄存器中的所有级ST1至STn以及虚拟级提供的充电电压源 VDD，放电电压源VSS以及多个具有顺序相差的时钟脉冲。充电电压源VDD 和放电电压源VSS对应D.C.电压源，其中充电电压源VDD具有正极性，放 电电压源VSS具有负极性。放电电压源VSS可以是接地电压。时钟脉冲可以使用两个或多个时钟脉冲。根据本发明的移位寄存器使用六 个时钟脉冲，也就是，第一至第六时钟脉冲CLK1至CLK6。第一至第六时钟 脉CLK1至CLK6被输出为具有顺序相差。此时，第一至第六时钟脉CLK1 至CLK6的顺序输出被反复执行。也就是，在完成第一至第六时钟脉CLK1 至CLK6的顺序输出后，再次顺序输出第一至第六时钟脉CLK1至CLK6。基于级的电路结构，提供给一级的时钟脉冲的数目是可变的。在级ST1 至STn中，位于最上的第一级ST1提供有起始脉冲Vst以及充电电压源VDD， 放电电压源VSS，以及第一至第六时钟脉CLK1至CLK6。对于一个帧周期， 时钟脉CLK1至CLK6被输出多次。然而，对于一个帧周期，起始脉冲Vst 被输出一次。换句话说，对于一个帧周期，各个时钟脉CLK1至CLK6周期性 地表现为激活态(active state)(高状态)，而起始脉冲Vst表现为一次激活 态。此时，第六时钟脉冲CLK6可以与起始脉冲Vst同步输出。在第一至第六 时钟脉CLK1至CLK6中，首先输出第六时钟脉冲CLK6。如图3所示，起始脉冲Vst和第一至第六时钟脉CLK1至CLK6可以具有 同时被部分地重叠预定周期高状态。虽然未示出，可以输出起始脉冲和第一至 第六时钟脉CLK1至CLK6，而它们彼此不重叠。为使每级ST1至STn输出扫描脉冲，需要对每级ST1至STn进行使能操 作。启动该级，也就是，成为输出使能状态的级，对应该级被设置为输出提供 给其的时钟脉冲作为扫描脉冲的状态。为此，每级ST1至STn提供有来自在 它之前的级的扫描脉冲，由此每级ST1至STn被启动。例如，第'k'级响应 于来自第'k-2'级的扫描脉冲被启动。在位于最上的第一级ST1之前的一行以及第二级ST2之前的两行没有设 置级。第一级ST1和第二级ST2响应于来自时序控制器的起始脉冲Vst被启 动。而且，每级ST1至STn响应于来自其后面的级的扫描脉冲而被禁止。禁止该级，也就是，成为输出禁止状态的级，对应该级被重置为不输出提供给其的时钟脉冲作为扫描脉冲的状态。例如，第'k'级响应于来自第1+2''级的扫描脉冲被禁止。以下将对根据本发明包括在移位寄存器中的每级ST1至STn详细说明。图4示出图2的级的第一电路结构。如图4所示，每级ST1至STn以及 虚拟级包括节点n，节点控制器NC，上拉开关Trpu，以及第一下拉开关Trpdl 。节点控制器NC控制节点n的信号状态。也就是，节点控制器NC使节点 n充电或放电。特别是，当节点控制器NC使节点n放电，节点控制器NC使 用时钟脉冲替代放电电压源VSS。当节点n充电时，上拉开关Trpu接通。之后，当上拉开关Trpu接通时， 上拉开关Trpu输出提供给其的时钟脉冲。从接通的上拉开关Trpu输出的时钟 脉冲对应扫描脉冲。包括在级ST1至STn以及虚拟级中的上拉开关Trpu响应 充入节点n中的充电电压源VDD输出扫描脉冲，并通过输出端子340提供该 扫描脉冲到相应的栅线，后级(next stage)和前级(previous stage)。更详细地，包括在第'k'级中的上拉开关Trpu响应于充入第'k'级的节点中 的充电电压源VDD输出扫描脉冲，并提供扫描脉冲到第'k'条栅线，第'k+2'级 和第'k-2'级。为此，上拉开关Trpu的栅极端子连接到节点n;漏极端子连接到 时钟传输线；并且源极端子连接到第'k'级的输出端子340。此时，第'k'级的输 出端子340连接到第'k'条栅线，第'k+2'级和第'k-2，级。例如，包括在第三 级ST3中的上拉开关Trpu输出第三时钟脉冲CLK3作为第三扫描脉冲Vout3， 并提供该第三时钟脉冲CLK3到第三栅线，第五级ST5和第一级ST1。响应于时钟脉冲，第一下拉开关Trpdl接通。然后，被接通的第一下拉开 关Trpdl输出提供给其的放电电压源VSS。包括在每级ST1至STn以及虚拟 级中的第一下拉开关Trpdl响应于时钟脉冲输出放电电压源VSS，并提供放电 电压源VSS至相应栅线，前级和后级。更详细地，包括在第'k'级中的第一下拉开关Trpdl响应于时钟脉冲输出放 电电压源VSS，并提供放电电压源VSS至第'k'栅线，第'k+2'级和第<k-2' 级。为此，第一下拉开关Trpdl具有连接到时钟传输线的栅极端子，连接到放 电电压源传输线的源极端子，以及连接到第级的输出端子340的漏极端 子。此时，第'k'级的输出端子340连接到第'k'栅线，第'k+2，级和第'k-2'级。例如，包括在第三级ST3中的第一下拉开关Trpdl响应于第五时 钟脉冲CLK5输出放电电压源VSS，并提供放电电压源VSS到第三栅线GL3， 第五级ST5和第一级ST1。栅线通过从上拉开关Trpu输出的扫描脉冲被充电， 并通过从第一下拉开关Trpdl输出的放电电压源VSS被放电。以下将对节点控制器NC的详细结构进行说明。节点控制器NC包括第一 和第二开关元件Trl和Tr2。包括在每级ST1至STn和虚拟级中的第一开关单元Trl响应来自前级的 扫描脉冲，并提供充电电压源VDD至当前级的节点n。更详细地，包括在第 'k'级的节点控制器NC中的第一开关单元Trl响应从第'k-2'级输出的第'k-2' 扫描脉冲，并提供充电电压源VDD到第'k'级的节点n。为此，第'k'级的第一 开关单元Trl包括连接到第'k-2'级的输出端子340的栅极端子，连接到充电电 压源传输线的漏极端子，和连接到第'k'级的节点n的源极端子。例如，包括在 第三级ST3中的第一开关单元Trl响应于来自第一级ST1的第一扫描脉冲 Voutl通过充电电压源VDD对第三级ST3的节点n充电。包括在每级ST1至STn和虚拟级中的第二开关单元Tr2响应来自后级的 扫描脉冲，并提供时钟脉冲至当前级的节点n。更详细地，包括在第级 的节点控制器NC中的第二开关单元Tr2响应来自第'k+2'级的第'k+2'扫描脉 冲，并提供时钟脉冲到第'k'级的节点n。为此，包括在第'k'级中的第二开关单 元Tr2包括连接到第'k+2'级的输出端子340的栅极端子；连接到时钟脉冲传 输线的源极端子；和连接到第'k'级的节点n的漏极端子。提供给包括在第'k'级中的第二开关单元Tr2的漏极端子的时钟脉冲，与提 供给包括在第'k'级中的上拉开关Trpu的漏极端子的时钟脉冲相同。提供给包括在第'k'级中的第二开关单元Tr2的栅极端子的扫描脉冲，与提 供给包括在第'k'级中的第一下拉开关Trpdl的栅极端子的时钟脉冲同步。因此， 包括在第'k'级中的第一下拉开关Trpdl和第二开关单元Tr2被同时接通。第二开关单元Tr2对应用于对节点n放电的开关单元。第二开关单元Tr2 通过利用时钟脉冲替代相关技术的放电电压源VSS对节点n放电。时钟脉冲与接通第二开关单元Tr2的周期同步，由此时钟脉冲被维持为非 激活状态，也就是，低状态。同时，时钟脉冲在上拉开关Trpu被接通后紧接 下来的周期(该级的输出周期)，被维持为高状态。因此，级STl至STn和虚拟级能够在输出周期利用上拉开关Trpu和高状态的时钟脉冲输出扫描脉 冲，并在禁止周期利用第二开关单元Tr2和低状态的时钟脉冲对节点n放电。 例如，包括在第三级ST3中的第二开关单元Tr2响应于来自第五级ST5的扫 描脉冲Vout5，通过低状态的第三时钟脉冲CLK3对第三级ST3的节点n放电。 如图3所示，第三时钟脉冲CLK3在输出第五扫描脉冲Vout5的周期被维持为 低状态。图5示出图2的级的第二电路结构。图5的第二电路结构与图4的第一电 路结构类似。在图5的第二电路结构的情况下，第一下拉开关Trpdl的漏极端 子连接到时钟传输线，而不是放电电压源传输线。此时，第一下拉开关Trpdl的漏极端子，上拉开关Trpu的漏极端子和第 二开关单元Tr2的漏极端子连接到相同时钟传输线，并同时被提供相同的时钟 脉冲。例如，第三时钟脉冲CLK3提供给包括在第三级ST3中的第一下拉开 关Trpdl的漏极端子，第二开关单元Tr2的漏极端子和上拉开关Trpu的漏极 端子。在第二电路结构中，根据第二开关单元Tr2被接通，第一下拉开关Trpdl 在节点n放电的禁止周期，对输出端子340放电。此时，第二开关单元Tr2利 用低状态的时钟脉冲代替放电电压源VSS，对输出端子340放电。在图5的第二电路结构的情况下，放电电压源VSS没有被用于输出单元 (包括上拉开关Trpu和第一下拉开关Trpdl)以及节点控制器NC中。与第一 电路结构相比，图5的该第二电路结构可以减小放电电压源传输线上的负载。图6示出图2的级的第三电路结构。图6的第三电路结构与图4的第一电 路结构类似。在图6的第三电路结构的情况下，第一下拉开关Trpdl的漏极端 子连接到时钟传输线而不是放电电压源传输线，第一下拉开关Trpdl的栅极端 子连接到输出端子340而不是时钟传输线。此时，第一下拉开关Trpdl的漏极 端子，上拉开关Trpu的漏极端子，和第二开关单元Tr2的漏极端子连接到相 同的时钟传输线，还被提供相同的时钟脉冲。在根据上拉开关Trpu被接通，提供高状态的时钟脉冲至输出端子340的 时刻，第一下拉开关Trpdl被维持为切断状态，由此对级的输出周期没有影响。 也就是说，如果高状态的时钟脉冲提供给输出端子340，下拉开关Trpd起反 转-方向(inverted direction)二极管的作用。然而，当提供给第一下拉开关Trpd的漏极端子的低状态的时钟脉冲落下至低状态时，第一下拉开关Trpdl被接 通。被接通的第一下拉开关Trpdl提供低状态的时钟脉冲至输出端子340，由 此对输出端子340放电。图7示出图2的级的第四电路结构。图7的第四电路结构与图4的第一电 路结构类似。包括在图7的第四电路结构中的节点控制器NC除了包括在图4 的第一 电路结构中的第一和第二开关单元Trl和Tr2之外还包括第三开关单元 Tr3。每级ST1至STn和虚拟级包括第三开关单元Tr3，其中包括在每级ST1 至STn和虚拟级中的第三开关单元Tr3响应于时钟脉冲，从将来自前级的扫描 脉冲提供至当前级的节点n。更详细地，包括在第'k'级的节点控制器NC 中的第三开关单元Tr3响应时钟脉冲，将来自第'k-l'级的第'k-l'扫描脉冲提供 到第'k'级的节点n。为此，包括在第'k'级中的第三开关单元Tr3包括连接到时 钟传输线的栅极端子，连接到第'k-l'级的输出端子340的漏极端子，和连接到 第'k'级的节点n的源极端子。例如，包括在第三级ST3中的第三开关单元Tr3 响应于第二时钟脉冲CLK2，通过第二扫描脉冲Vout2对第三级ST3的节点n 充电。同时，包括在第'k'级的节点控制器NC中的第三开关单元Tr3可以响 应于时钟脉冲，将来自第'k-2'级的第'k-2'扫描脉冲提供至第'k'级的节点n。为此， 包括在第'k'级中的第二开关单元Tr2的栅极端子连接到时钟传输线；其漏极端 子连接到第'k-2'级的输出端子340;并且其源极端子连接到第'k'级的节点n。例 如，包括在第三级ST3中的第三开关单元Tr3响应于第一时钟脉冲CLK1，通 过第一扫描脉冲Voutl对第三级ST3的节点n充电。在这种情况下，提供给 包括在第'k，级中的第三开关单元Tr3的栅极端子的时钟脉冲，与提供给包 括在第'k'级中的第一开关单元Trl的栅极端子的扫描脉冲同步。因此，包括在 第'k'级中的第一开关单元Trl和第三开关单元Tr3同时接通。图8示出图2的级的第五电路结构。图8的第五电路结构与图5的第二电 路结构类似。然而，图8的第五电路结构的节点控制器NC除了包括在图5的 第二电路结构中的第一和第二开关单元Trl和Tr2外还包括第三开关单元Tr3。 图8的第三开关单元Tr3与上述图7的第三开关单元Tr3相同，由此省略对第 三开关单元Tr3的详细说明。图9示出图2的级的第六电路结构。图9的第六电路结构与图6的第三电 路结构类似。然而，包括在图9的第六电路结构中的节点控制器NC除了包括 在图6的第三电路结构中的第一和第二开关单元Trl和Tr2外还包括第三开关 单元Tr3。图10示出图2的级的第七电路结构。图10的第七电路结构与图7的第四 电路结构类似。然而，包括在图IO的第七电路结构中的节点控制器NC除包 括在图7的第四电路结构中的第一至第三开关单元Trl至Tr3外还包括第四开 关单元Tr4。每级ST1至STn和虚拟级包括第四开关单元Tr4，其中包括在每级ST1 至STn和虚拟级中的第四开关单元将放电电压源VSS提供至当前级的节点n。 更详细地，包括在第'k'级的节点控制器NC中的第四开关单元Tr4响应于起始 脉冲Vst，将放电电压源VSS提供至第'k'级的节点n。为此，包括在第'k'级中 的第四开关单元Tr4的栅极端子连接到用于传输起始脉冲的起始脉冲传输线； 其漏极端子连接到第'k'级的节点n;以及其源极端子连接到放电电压源传输线。第四开关单元Tr4可被包括在所有级的每级中，或可以被包括在除由起始 脉冲启动的其他级的每级中。也就是，第四开关单元Tr4没有包括在由起始脉 冲Vst启动的第一级ST1和第二级ST2中。如果第四开关单元Tr4被设置在所有级的每级中，包括在由起始脉冲启动 的级中的第四开关单元Tr4的漏极端子提供有下述控制信号而不是放电电压 源VSS。控制信号在第四开关单元Tr4被接通的周期，维持为激活状态(也就 是，高状态)，并且在第四开关单元Tr4被切断的周期，维持为非激活状态(也 就是，低状态)。控制信号可以被设置为相对于起始脉冲Vst，以180°的角 度倒相的形状。在除由起始脉冲Vst启动的级之外的其他级中包括第四开关单元Tr4的 级，响应于起始脉冲Vst同时禁止。例如，包括在第三级ST3中的第四开关单 元Tr4响应于起始脉冲Vst，通过放电电压源VSS对第三级ST3的节点n放电。图11示出图2的级的第八电路结构。图11的第八电路结构与图8的第五 电路结构类似。然而，包括在图11的第八电路结构中的节点控制器NC除包 括在图8的第五电路结构中的第一至第三开关单元Trl至Tr3外还包括第四开 关单元Tr4以及。图11的第四开关单元Tr4与图10的第四开关单元Tr4相同，由此省略对第四开关单元Tr4的详细说明。图12示出图2的第九电路结构。图12的第九电路结构与图10的第六电 路结构类似。然而，包括在图12的第九电路结构中的节点控制器NC除包括 在图10的第六电路结构中的第一至第三开关单元Trl至Tr3外还包括第四开 关单元Tr4。图12的第四开关单元Tr4与图10的第四开关单元Tr4相同，由 此省略对第四开关单元Tr4的详细说明。图13示出图2的级的第十电路结构。图13的第十电路结构与图12的第 九电路结构类似。然而，包括在图13的第十电路结构中的节点控制器NC除 包括在图10的第九电路结构中的第一下拉开关Trpdl外还包括第二下拉开关 Trpd2。第二下拉开关Trpd2包括在每级ST1至STn和虚拟级中。包括在当前级 中的第二下拉开关Trpd2响应于来自后级的扫描脉冲，输出低状态的时钟脉 冲，并通过输出端子340提供低状态的时钟脉冲至相应栅线，前级和后级。更 详细地，包括在第'k'级中的第二下拉开关Trpd2响应于来自第'k+2'级的第'k+2' 扫描脉冲，输出低状态的时钟脉冲，并提供低状态的时钟脉冲至第'k'栅线，第 'k+2'级和第'k-2'级。为此，第二下拉开关Trpd2的栅极端子连接到第'k+2'级的 输出端子340;其漏极端子连接到时钟传输线；并且其源极端子连接到第'k'级 的输出端子340。此时，第'k'级的输出端子340连接到第'k'栅线，第1+2，级 和第'k-2'级。此时，第二开关单元Tr2的漏极端子，上拉开关Trpu的漏极端子，第一 下拉开关Trpdl的漏极端子，以及第二下拉开关Trpd2的漏极端子连接到相同 的时钟传输线，并且还被提供相同的时钟脉冲。例如，包括在第三级ST3中 的第二开关单元Tr2的漏极端子，上拉开关Trpu的漏极端子，第一下拉开关 Trpdl的漏极端子以及第二下拉开关Trpd2的漏极端子，被提供第三时钟脉冲 CIJG。包括在第十电路结构中的第二下拉开关Trpd2根据第二开关单元Tr2被接 通，在节点n放电的禁止周期，对输出端子340放电。此时，第二下拉开关 Trpd2利用低状态的时钟脉冲而不是放电电压源VSS，对输出端子340放电。在每一电路结构中，当前级的第一开关单元Trl被来自前级的扫描脉冲接 通，由此将来自前级的扫描脉冲提供至节点n。例如，包括在第'k'级中的第一开关单元Trl通过来自第'k-2'级的第'k-2'扫描脉冲接通，使得第'k-2'扫描脉冲被 提供给节点n，由此对节点n充电。而且，第'k'级被来自第'k-l'级的第'k-l'扫描 脉冲而不是来自第'k-2'级的第'k-2'扫描脉冲启动。在这种情况下，包括在第'k' 级中的第一开关单元Trl的栅极端子提供有来自第'k-l'级的第'k-l'扫描脉冲。
在图4， 5， 7， 8， 10和11中，提供给第一下拉开关Trpdl的时钟脉冲的 类型与一个扫描脉冲同步，基于上述扫描脉冲，级输出提供给第二开关单元 Tr2的栅极端子的扫描脉冲的扫描脉冲同步改变。例如，如果包括在图4的第 三级ST3中的第二开关单元Tr2的栅极端子提供有来自第四级ST4的第四扫 描脉冲Vout4，第一下拉开关Trpdl的栅极端子提供有与第四扫描脉冲Vout4 同步的第四时钟脉冲CLK4。
以下将对根据本发明的移位寄存器的操作进行说明。
图14示出图2的第一至第三级的电路结构。此时，图14的第一至第三级 包括图12的第九电路结构。图14的第一级ST1和第二级ST2由起始脉冲Vst 启动，其中第一级ST1和第二级ST2具有去除了第四开关单元Tr4的电路结 构。而且，第三级ST3包括第四开关单元Tr4。
首先，将解释初始周期TO。对于初始周期T0,如图3所示，仅有起始脉冲 Vst保持为高状态，并且第一至第六时钟脉冲CLK1至CLK6保持为低状态。 起始脉冲Vst输入至包括第一级ST1至第三级ST3的所有级中。
详细地，起始脉冲Vst提供给包括在第一级ST1中的第三开关单元Tr3 的漏极端子和第一开关单元Trl的栅极端子。然后，第一级ST1的第一开关单 元Trl被接通。通过第一开关单元Trl被接通，高状态的起始脉冲Vst提供给 第一级ST1的节点n。因此，通过高状态的起始脉冲Vst对第一级STl的节点 n充电，并且栅极端子连接到充电的节点n的上拉开关Trpu被接通。同时， 在初始周期T0第三级ST3没有输出，由此第一级ST1的第二开关单元Tr2被 切断。
在初始周期T0第二级ST2的操作将如下说明。起始脉冲Vst提供给第二 级。详细地，起始脉冲Vst提供给包括在第二级中的第一开关单元Trl的栅极 端子。因此，第一开关单元被接通。通过接通的第一开关单元Trl，充电电压 源VDD提供给第二级ST2的节点n。因此，通过充电电压源VDD对节点n 充电，并且栅极端子连接到充电的节点n的上拉开关Trpu被接通。在初始周期TO第三级ST3的操作将如下说明。初始周期TO输出的高状 态的起始脉冲Vst提供给包括在第三级ST3中的第四开关单元Tr4的栅极端 子。然后，第三级ST3的第四开关单元Tr4被接通。通过接通的第四开关单元 Tr4，放电电压源VSS提供给第三级ST3的节点n。因此，通过放电电压源 VSS第三级ST3的节点n放电，并且栅极端子连接到放电的节点n的上拉开 关单元Trpu被切断。同时，在初始周期T0第五级ST5没有输出，由此第三 级ST3的第二开关单元Tr2被切断。对于初始周期TO，第四级ST4至第'n'级 STn以及虚拟级以与第三级ST3同样的模式操作。
以下将对第一周期Tl进行说明。
对于第一周期Tl，如图3所示，起始脉冲Vst和第一时钟脉冲CLK1维 持为高状态，并且第二至第六时钟脉冲CLK2至CLK6维持为低状态。因此， 在高状态起始脉冲Vst的作用下，其他级以及第一至第三级ST1至ST3以及 虚拟级重复在初始周期TO的操作一次，并且在高状态的第一时钟脉冲CLK1 作用下，执行以下操作。也就是说，因为在第一周期T1起始脉冲Vst维持为 高状态，包括在第一级ST1中的第一开关单元Trl被接通。因此，第一级ST1 的节点n在第一周期Tl被充电。结果，栅极端子连接到充电的节点n的上拉 开关Trpu也被接通。
当高状态的第一时钟脉冲CLK1提供给接通的第一上拉开关Trpu的漏极 端子时，上拉开关Trpu在第一周期Tl输出高状态的第一时钟脉冲CLK1作为 第一扫描脉冲Voutl，并且通过输出端子340提供该第一扫描脉冲Vcmtl至第 一栅线，第二级ST2和第三级ST3。根据高状态的第一时钟脉冲CLK1提供给 第一级ST1的输出端子340，高状态的第一时钟脉冲CLK1提供给包括在第一 下拉开关Trpdl中的栅极端子，漏极端子和源极端子。结果，第一下拉开关 Trpdl被维持为切断状态。
第一扫描脉冲Voutl提供给包括在第二级ST2中的第三开关单元Tr3的漏 极端子。而且，高状态的第一时钟脉冲CLK1提供给包括在第二级中的第三开 关单元Tr3的栅极端子。因此，第三开关单元Tr3被接通。然后，通过接通的 第三开关单元Tr3，高状态的第一扫描脉冲Voutl提供给第二级ST2的节点n。 因此，栅极端子被连接到充电的节点n的第二级ST2的上拉开关Tipu被接通。
而且，第一扫描脉冲Voutl提供给包括在第三级ST3中的第一开关单元Trl的栅极端子。然后，第三级ST1的第一开关单元Trl被接通。因此，通过 被接通的第一开关单元Trl，充电电压源VDD提供给第三级ST3的节点n。 即使在第一周期放电电压源VSS通过被接通的第四开关单元Tr4提供给第三 级ST3的节点n，第三级的节点n由充电电压源VDD维持为充电状态。因此， 栅极端子连接到充电的节点n的上拉开关Trpu被接通。
同时，因为第二至第六时钟脉冲CLK2到CLK6在第一周期Tl为低状态， 从其他级没有输出。简言之，对于第一周期T1，第一级ST1输出第一扫描脉 冲Voutl ，第二级ST2和第三级ST3被启动。
对第二周期T2的操作将如下说明。
对于第二周期T2，如图3所示，第一时钟脉冲CLK1和第二时钟脉冲CLK2 被维持为高状态，并且起始脉冲Vst和第三至第六时钟脉冲CLK3至CLK6被 维持为低状态。响应于低状态的起始脉冲Vst，第一级ST1的第一开关单元 Trl被切断。响应于低状态的第六时钟脉冲CLK6，第一级ST1的第三开关单 元Tr3被切断。
根据第一开关单元Trl和第三开关单元Tr3被切断，第一级ST1的节点n 被维持为浮动状态。因此，第一级ST1的节点n通过在初始周期TO施加的充 电电压源VDD，被维持为充电状态。因此，栅极端子连接到节点n的第一级 ST1的上拉开关Trpu被维持为接通状态。此时，第一时钟脉冲CLK1提供给 被接通的上拉开关Trpu。然后，充入第一级ST1的节点n的充电电压源VDD 被放大(自举)。
因此，提供给包括在第一级ST1中的上拉开关Trpu的漏极端子的第一时 钟脉冲CLK1通过上拉开关Trpu的源极端子稳定地输出。从上拉开关Trpu输 出的第一时钟脉冲CLK1相当于第一扫描脉冲Voutl。对于第二周期T2，第一 级ST1输出被维持为理想的目标电压的第一扫描脉冲Voutl。
而且，在第二周期T2被维持为高状态的第二时钟脉冲CLK2提供给第二 级ST2。也就是说，第二时钟脉冲CLK2提供给包括在第二级ST2中的第二开 关单元Tr2的漏极端子，上拉开关Trpdl的漏极端子和第一下拉开关Trpdl的 漏极端子。提供给第二级ST2的第二时钟脉冲CLK2通过被接通的上拉开关 Trpu，被输出到第二级ST2的输出端子340。
通过上拉开关Trpu输出的第二时钟脉冲CLK2相当于第二扫描脉冲Vout2。该第二扫描脉冲Vout2提供给第二栅线，第三级ST3和第四级ST4。 提供给第三级ST3的第二扫描脉冲Vout2启动第三级，提供给第四级ST4的 第二扫描脉冲Vout2启动第四级ST4。简言之，第一级ST1在第二周期T2输 出达到理想目标电压的第一扫描脉冲Voutl;第二级ST2开始输出第二扫描脉 冲Vout2;并且第三和第四级ST3和ST4被启动。 对第三周期T3的操作将如下说明。对于第三周期T3，如图3所示，第二时钟脉冲CLK2和第三时钟脉冲CLK3 被维持为高状态。同时，起始脉冲Vst，第一时钟脉冲CLK1，和第四至第六 时钟脉冲CLK4至CLK6被维持为低状态。对于第三周期T3，第二级ST2输 出达到理想的目标电压的第二扫描脉冲Vout2;第三级ST3开始输出第三扫描 脉冲Vout3;并且第四级ST4和第五级ST5被启动。而且，对于第三周期T3， 从第三级ST3输出的第三扫描脉冲Vout3提供给第一级ST1，由此第一级ST1 被禁止。下面将详细说明禁止操作。也就是说，来自第三级ST3的第三扫描脉冲Vout3提供给包括在第一级 ST1中的第二开关单元Tr2的栅极端子。因此，第二开关单元Tr2被接通。通 过被接通的第二开关单元Tr2，低状态的第一时钟脉冲CLK1提供给第一级ST1 的节点n。因此，第一级ST1的节点n通过低状态的第一时钟脉冲CLK1放电。对于第三周期T3，包括在第一级ST1中的第一下拉开关Trpdl被接通， 同时低状态的第一时钟脉冲CLK1提供给第一下拉开关Trpdl的漏极端子。被 接通的第一下拉开关Trpdl提供低状态的第一时钟脉冲CLK1到第一级ST1 输出端子340，使得在第一级ST1的非输出周期，可以防止在第一栅线中的电 压渗漏。在相同方法中，第二级ST2响应于来自第四级ST4的第四扫描脉冲Vout4， 利用低状态的第二时钟脉冲CLK2对其节点n放电。根据上述相同的方法，其 他级在非输出周期通过时钟脉冲，对其节点n放电。图15示出来自包括在具有图14的电路结构的移位寄存器中的第七级的扫 描脉冲的波形图。如图15所示，节点的电压和扫描脉冲被稳定地输出。如上所述，根据本发明的移位寄存器具有以下优点。首先，利用时钟脉冲而不是放电电压源对节点放电，使得可以减小在放电电压源传输线上的负载。
由于减小节点和开关器件的数量，所以各级的尺寸也被减小。 显然，本领域技术人员在不脱离本发明精神和范围的情况下可以对本发明
做出各种修改和变形。因此，本发明意图覆盖落入所附权利要求及其类似物范
围内的本发明的修改和变形。
权利要求
1、一种移位寄存器，所述移位寄存器包括多个级以通过各级的输出端子顺序输出扫瞄脉冲，其中每一级包括上拉开关单元，其中基于节点的信号状态控制该上拉开关单元，并该上拉开关单元连接在输出端子和多条时钟传输线的任意一条时钟传输线之间，所述多条时钟传输线用于传输具有顺序相差的时钟脉冲；以及节点控制器，用于控制节点的信号状态并利用来自多条时钟传输线中任意一条时钟传输线的时钟脉冲使节点放电。
2、 根据权利要求1所述的移位寄存器，其特征在于，所述当前级的节点 控制器包括第一开关单元，由起始脉冲或来自前级的扫描脉冲控制，并连接在节点和 充电电压源传输线之间，所述充电电压源线用于传输充电电压源；以及第二开关单元，由来自后级的扫描脉冲控制，并连接在节点和多条时钟传 输线中任意一条时钟传输线之间，其中第二开关单元在连接到第二开关单元的时钟传输线的时钟脉冲的非 激活状态被接通，并且第二开关单元和上拉开关被连接到相同的时钟传输线。
3、 根据权利要求2所述的移位寄存器，其特征在于，包括在第n级的节 点控制器中的第一开关单元由来自第n-l级的扫描脉冲或来自第n-2级的扫描 脉冲控制；并且包括在第n级的节点控制器中的第二开关单元由来自第n+2 级的扫描脉冲或来自第n+3级的扫描脉冲控制，其中n是大于2的自然数。
4、 根据权利要求2所述的移位寄存器，其特征在于，当前级包括第一下 拉开关，所述第一下拉开关受来自多条时钟传输线中任意一条时钟传输线的时 钟脉冲控制并且连接在输出端子和放电电压源传输线之间，所述放电电压传输 线传输放电电压源，并且第一下拉开关和第二开关单元在相同周期被接通。
5、 根据权利要求4所述的移位寄存器，其特征在于，当前级的节点控制 器包括第三开关单元，所述第三开关单元受来自多条时钟传输线中的任意一条 时钟传输的时钟脉冲控制并且连接在节点和前级的输出端子之间，并且提供到 第三开关单元的时钟脉冲和提供到前级的输出端子的扫描脉冲具有相同相位。
6、 根据权利要求5所述的移位寄存器，其特征在于，当前级的节点控制器包括第四开关单元，所述第四开关单元受在一个帧周期具有一次激活状态的 第一控制信号控制并且连接在节点和用于传输第二控制信号的控制信号传输线之间，并且第二控制信号的相位相对于第一控制信号的相位反相180°。
7、 根据权利要求2所述的移位寄存器，其特征在于，当前级包括第一下 拉开关，所述第一下拉开关由来自多条时钟传输线中任意一条时钟传输线的时 钟脉冲控制并且连接在输出端子和多条时钟传输线中任意一条时钟传输线之 间，其中第一下拉开关和第二开关单元在相同周期被接通，并且第一下拉开关 第二开关元件和下拉开关的源极端子或漏极端子连接到相同的时钟传输线。
8、 根据权利要求7所述的移位寄存器，其特征在于，当前级的节点控制 器包括第三开关单元，所述第三开关单元受来自多条时钟传输线中任意一条时 钟控制线的时钟脉冲控制并且连接在节点和前级的输出端子之间，并且提供给 第三开关单元的时钟脉冲与提供给所述前级的输出端子的扫描脉冲具有相同 相位。
9、 根据权利要求8所述的移位寄存器，其特征在于，当前级的节点控制 器包括第四开关单元，所述第四开关单元由在一个帧周期具有一个激活状态的 第一控制信号控制并且连接在节点和用于传输第二控制信号的控制信号传输 线之间，并且第二控制信号相当于放电单元源或第三控制信号的相位相对于第 一控制信号的相位反相180。。
10、 根据权利要求2所述的移位寄存器，其特征在于，当前级包括第一下 拉开关，所述第一下拉开关由输出端子的信号状态控制并且连接在输出端子和 时钟传输线中任意之一之间；并且第一下拉开关，第二开关单元和上拉开关连 接到相同时钟传输线。
11、 根据权利要求IO所述的移位寄存器，其特征在于，当前级的节点控 制器包括第三开关单元，所述第三开关由来自多条时钟传输线中任意一条时钟 传输线的时钟脉冲控制并且连接在节点和前级的输出端子之间，并且提供给第 三开关单元的时钟脉冲与提供给所述前级的输出端子的扫描脉冲具有相同相 位。
12、 根据权利要求11所述的移位寄存器，其特征在于，当前级的节点控 制器包括第四开关单元，所述第四开关单元由在一个帧周期具有一次激活状态 的第一控制信号控制并且连接在节点和用于传输第二控制信号的控制信号传输线之间；并且第二控制信号相当于放电电压源或者第二控制信号的相位相对 于第一控制信号的相位反相180°。
13、 根据权利要求6所述的移位寄存器，其特征在于，第一控制信号对应 起始脉冲。
14、 根据权利要求6所述的移位寄存器，其特征在于，第四开关单元设置 在除由起始脉冲启动的级之外的其它级的每个级中。
15、 根据权利要求6的移位寄存器，其特征在于，第一控制信号对应起始 脉冲，并且所述时钟脉冲中任意一个时钟脉冲与起始脉冲同步。
16、 根据权利要求5所述的移位寄存器，其特征在于，提供在除由起始脉 冲启动的级之外的其它级中的每个级的节点控制器包括第四开关单元，其中所 述第四开关单元由在一个帧周期具有一次激活状态的第一控制信号控制并且 连接在节点和充电电压源线之间。
17、 根据权利要求1所述的移位寄存器，其特征在于，包括在由起始脉冲 启动的级中的节点控制器包括第一开关单元，由起始脉冲控制并且连接在节点和用于传输起始脉冲的起 始脉冲传输线之，以；并且第二开关单元，由来自后级的扫描脉冲控制并且连接在节点和时钟传输线 中任意之一之间；其中第二开关单元在连接到第二开关单元的时钟传输线的时钟脉冲中的 非激活状态的周期被接通，并且第二开关单元和上拉开关连接到相同的时钟传 输线。
18、 根据权利要求1所述的移位寄存器，其特征在于，在相邻周期输出的 时钟脉冲具有同时维持预定周期的激活状态。
19、 根据权利要求6所述的移位寄存器，其特征在于，第二控制信号提供 给第一开关单元的漏极端子或漏极端子。
全文摘要
本发明公开了一种通过减小在放电电压源线上的负载防止器件的误操作并能减小各级的尺寸的移位寄存器，该移位寄存器包括多个级以通过各级的输出端子顺序输出扫描脉冲，其中每一级包括上拉开关单元，其中基于节点的信号状态控制上拉开关单元，并且该上拉开关单元连接在输出端子和多条时钟传输线的任意一条时钟传输线之间，所述多条时钟传输线用于传输具有顺序相差的时钟脉冲；以及节点控制器，控制节点的信号状态并利用来自多条时钟传输线中任意一条时钟传输线的时钟脉冲使节点放电。
文档编号G02F1/133GK101266763SQ20071030835
公开日2008年9月17日 申请日期2007年12月29日 优先权日2007年3月12日
发明者张容豪 申请人:Lg.菲力浦Lcd株式会社