阵列基板、其测试方法及显示装置与流程

本发明涉及显示技术领域，特别是指一种阵列基板、其测试方法及显示装置。

背景技术：

在液晶显示器的阵列基板的设计和制造过程中，阵列基板上输出线路的交流阻抗可能存在过大的问题，引起通过输出线路的信号产生延迟。如图1所示，为阵列基板的输出线路交流阻抗过大引起的信号延迟的示意图，线路始端信号为方波，而线路末端信号因面板交流阻抗过大，产生了明显失真(如图中T_d所示)。这就导致液晶显示屏的驱动芯片在常规驱动力下，无法正常驱动液晶面板，直接影响液晶显示器的显示效果。

然而在实际情况中，输出线路末端因封装等缘故，难以通过仪器直接连接，导致输出线路的信号延迟无法直接测量，进而无法对驱动芯片的驱动力进行调整，影响液晶显示器的显示效果。

技术实现要素：

有鉴于此，本发明的目的在于提出一种阵列基板、其测试方法及显示装置，用以实现检测阵列基板输出线路的信号延迟。

基于上述目的，本发明实施例提供一种阵列基板，包括驱动芯片和至少一个像素单元，所述像素单元包括输出线路，所述输出线路的第一端连接至所述驱动芯片的输出端，所述阵列基板有效显示区域外，设置与所述输出线路相同的测试线路；所述测试线路的第一端连接至所述输出线路的第二端，所述测试线路的第二端连接至所述驱动芯片的测试端。

可选的，所述输出线路的第二端与所述测试线路的第一端之间通过开关单元相连接。

可选的，所述开关单元包括三极管或场效应管。

可选的，所述驱动芯片的输出端与测试端之间设置有用于检测传输延迟的延迟检测单元。

可选的，所述延迟检测单元包括2个或2个以上顺次连接的D触发器，及与所述D触发器一一对应连接的与门；第一个D触发器的时钟信号端连接至已知时钟信号；在前D触发器的数据信号端和反向输出端连接至相邻在后D触发器的时钟信号端；全部D触发器的复位端连接至所述驱动芯片的输出端；D触发器的输出端分别连接至与门的第一端，全部与门的第二端连接至所述驱动芯片的测试端。

基于相同目的，本发明实施例提供一种阵列基板的测试方法，所述阵列基板包括驱动芯片和至少一个像素单元，所述像素单元包括输出线路，所述输出线路的第一端连接至所述驱动芯片的输出端，其特征在于，所述阵列基板有效显示区域外，设置与所述输出线路相同的测试线路；所述测试线路的第一端连接至所述输出线路的第二端，所述测试线路的第二端连接至所述驱动芯片的测试端，所述测试方法包括：

通过测试所述驱动芯片输出端与测试端之间的传输延迟，计算所述阵列基板的传输延迟。

可选的，所述输出线路的第二端与所述测试线路的第一端之间通过开关单元相连接；所述测试方法包括：

当所述开关单元接通时，对所述阵列基板的传输延迟进行测试。

可选的，所述测试所述驱动芯片输出端与测试端之间的传输延迟，具体包括：

向所述驱动芯片输出端施加第一测试电压，并开始计时；

检测所述驱动芯片测试端电压值；

当所述驱动芯片测试端电压值达到第二测试电压时，停止计时并将计时所得时长作为所述驱动芯片输出端与测试端之间的传输延迟。

可选的，所述计算所述阵列基板的传输延迟，具体包括：

将所述驱动芯片输出端与测试端之间的传输延迟除以二得到所述阵列基板的传输延迟。

基于相同目的，本发明实施例提供一种显示装置，上述任意一项实施例所述的阵列基板。

从上面所述可以看出，本发明实施例提供的阵列基板、其测试方法及显示装置通过在显示面板的阵列基板上，设置一条与普通输出线路相同的测试线路，将输出线路与测试线路串联，从而将输出线路两端传输延迟的测量转化为输出线路和测试线路各自与驱动芯片连接端之间传输延迟的测量，解决了输出线路远离驱动芯片端信号难以实际测量的问题。

附图说明

图1为现有技术中阵列基板的输出线路交流阻抗过大引起的信号延迟的示意图；

图2为本发明第一实施例提供的阵列基板的结构示意图；

图3为本发明第二实施例提供的阵列基板的结构示意图；

图4为本发明第三实施例提供的阵列基板的结构示意图；

图5为本发明第三实施例中延迟检测单元的一种可选实施方式的电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

图2为本发明第一实施例提供的阵列基板的结构示意图。如图所示，在本发明的第一实施例中，提供一种阵列基板10，包括驱动芯片20和至少一个像素单元12，所述像素单元12包括输出线路30，所述输出线路30的第一端连接至所述驱动芯片20的输出端21，所述阵列基板10的有效显示区域11外，设置与所述输出线路30相同的测试线路40；所述测试线路40的第一端连接至所述输出线路30的第二端，所述测试线路40的第二端连接至所述驱动芯片20的测试端22。

所述有效显示区域11中设置有所述像素单元12，用于驱动液晶产生显示效果。而在所述有效显示区域11外则不会设置液晶，这一部分通常位于阵列基板边缘，故本实施例选择在此处设置所述测试线路40，以消除对显示效果产生的影响。

本发明实施例基于的一个总体思路是：在液晶显示器的阵列基板上，所有的输出线路的交阻抗在正常情况下一般处于同一水平，因此通过测量其中一条输出线路的传输延迟，可以推算得知该输出线路的交流阻抗，从而得知该阵列基板的整体交流阻抗以及传输延迟。基于这一思路，本实施例的阵列基板在进行测量时，只需测量输出端21和测试端22之间的传输延迟，并将该传输延迟除以2(因为输出线路30与测试线路40相同，故具备相同的传输延迟，且二者可视为串联关系，因此总体传输延迟为二者各各自传输延迟之和)，即可得到阵列基板的整体传输延迟。

在本实施例和其他可选实施例中，所述测试线路的数量也可以为2个或2个以上，全部所述测试线路与所述输出线路依次首尾相互连接，位于最后的所述输出线路的末端(等同于本实施例中的测试线路40的第二端)连接至驱动芯片的测试端，在测量后根据测试线路的数量计算输出线路的传输延迟。通过增加测试线路的数量，在测量和计算时可以尽可能消除偶然情况造成的侧视误差，提高测量精确度。

在本实施例和其他可选实施例中，所述输出线路30可以为源级(Source级)输出线路，也可以为栅极(Gate级)输出线路，相应的所述驱动芯片20分别为源级驱动芯片或栅极驱动芯片；且所述测试线路40也应与待测线路的设置方式相同。

综上可见，本实施例通过在显示面板的阵列基板上，设置一条与普通输出线路相同的测试线路，将输出线路与测试线路串联，从而将输出线路两端传输延迟的测量转化为输出线路和测试线路各自与驱动芯片连接端之间传输延迟的测量，解决了输出线路远离驱动芯片端信号难以实际测量的问题。

图3为本发明第二实施例提供的阵列基板的结构示意图。如图所示，在第二实施例中，所述输出线路30的第二端与所述测试线路40的第一端之间通过开关单元50相连接。

当所述开关单元50断路时，所述输出线路30与所述测试线路40不构成回路，故测试线路40不会对输出线路30的正常使用造成任何影响；当所述开关单元50接通时，所述输出线路30与所述测试线路40构成回路，可以对所述阵列基板的传输延迟进行测试。可见，通过设置开关单元50，使得阵列基板的状态可以在正常使用状态及测试状态之间进行切换，不会因增加测试线路40而影响阵列基板10的正常使用。

在本实施例的一些可选的实施方式中，所述开关单元50包括三极管或场效应管。需要说明的是，其他能够满足阵列基板10上设置条件、同时能够达到控制电路通断效果的电气元件或电路结构，也属于本实施例中开关单元50的可选实施方式。

图4为本发明第三实施例提供的阵列基板的结构示意图。如图所示，在本实施例中，所述驱动芯片20的输出端21与测试端22之间设置有用于检测传输延迟的延迟检测单元60。

在执行测试时，所述驱动芯片20的输出端21输出第一测试电压，所述延迟检测单元60被所述第一测试电压触发，开始执行计时，此时由于存在传输延迟，因此所述驱动芯片20的测试端22并没有电压改变；当所述输出端21的电压值达到(大于或等于)第二测试电压时，所述延迟检测单元60再次被触发，停止计时。读取所述延迟检测单元60的计时结果即可得到所述驱动芯片10输出端21与测试端22之间的传输延迟，也即所述输出线路30和所述测试线路40的总体传输延迟。

图5为本发明第三实施例中延迟检测单元的一种可选实施方式的电路结构示意图。如图所示，在本实施例的一些可选实施方式中，所述延迟检测单元包括2个或2个以上顺次连接的D触发器(图5中D₁-D_n)，及与所述D触发器一一对应连接的与门；第一个D触发器的时钟信号端连接至已知时钟信号；在前D触发器的数据信号端和反向输出端连接至相邻在后D触发器的时钟信号端；全部D触发器的复位端连接至所述驱动芯片的输出端；D触发器的输出端分别连接至与门的第一端，全部与门的第二端连接至所述驱动芯片的测试端。上述电路结构中，各电气元件的其他端口置于正常工作状态。

上述实施方式中通过设置多组“D触发器+与门”的组合，建立了一个多位的二进制计数器。第一个D触发器的输出端Q会在所述已知时钟信号的上升沿到来时发生跳变；在后D触发器的输出端Q会在前一D触发器输出由“1”跳变为“0”时，发生跳变，从而组建了一个多位的二进制计数器，计数结果的最低位为第一个与门(D₁)的输出，最高位为最后一个与门(D_n)的输出。当驱动芯片输出端上高电位(第一测试电压)后，本实施例的计数器启动，直到驱动芯片测试端同样达到高电位(第二测试电压)的瞬间，与门的输出端出现读数，通过记录此时读数并十进制化，再根据所述已知时钟信号周期进行简单计算，即可得到所述输出线路与测试线路串联后的总体传输延迟的时长。

本发明实施例还提供一种显示装置，其包括上述任意实施例中所述的阵列基板，当然还包括如彩膜基板等其他已知结构，在此不再详述。

本发明实施例中的显示装置是液晶显示装置，还可以是电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。

本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。