一种阵列基板及其制作方法、显示装置与流程

本发明涉及显示
技术领域：
，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术：
：tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。现有的液晶显示装置包括多种显示模式，例如tn(twistnematic，扭曲向列)型、ads(advanced-superdimensionalswitching，高级超维场开关、ips(inplaneswitch，横向电场效应)型等，其中ads型显示模式由于其宽视角，广泛应用于电视显示领域。如图1所示，为现有技术中的ads模式的液晶显示面板，包括阵列基板01、彩膜基板03以及位于阵列基板01和彩膜基板03之间的液晶层02；其中，阵列基板01中包括用于驱动液晶层02的面状电极10和狭缝电极20，且狭缝电极20相对于面状电极10靠近液晶层02。该ads模式的显示面板中，由于面状电极和狭缝电极之间正对的面积较大，进而使得两者之间存储电容相对于正常显示的所需电容明显增加，从而对显示画面会造成不良影响。基于上述问题，可以采用增加面状电极和狭缝电极之间距离(即增加两者之间的绝缘层的厚度)，以降低两者之间的存储电容，但是采用该方法降低存储电容的同时，会导致电场的利用率降低，进而使得显示装置的工作电压vop增加，也即通过调整面状电极和狭缝电极之间距离，会出现存储电容降低的同时，工作电压vop增加；或者，工作电压vop降低的同时，存储电容增加。技术实现要素：本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够在不增加阵列基板中面状电极和狭缝电极之间的存储电容的基础上，提高面状电极和狭缝电极之间的电场利用率。为达到上述目的，本发明的实施例采用如下技术方案：本发明实施例一方面提供一种阵列基板，包括设置于衬底基板上位于每个亚像素中的狭缝电极和面状电极，且所述面状电极位于所述狭缝电极靠近所述衬底基板的一侧，所述狭缝电极包括多个条状子电极，在所述亚像素中，所述狭缝电极和所述面状电极之间设置有绝缘层，所述绝缘层背离所述衬底基板的表面在至少一组相邻条状子电极之间设置有凹槽。进一步优选的，所述绝缘层背离所述衬底基板的表面在每相邻两个条状子电极之间均设置有凹槽。进一步优选的，所述绝缘层背离所述衬底基板的表面在每相邻两个条状子电极之间限定的区域内整体凹陷以形成所述凹槽。进一步优选的，所述阵列基板还包括位于所述衬底基板与所述面状电极之间的介质层，所述介质层包括对应所述凹槽位置的垫高部。进一步优选的，所述绝缘层包括依次设置的栅极绝缘层和保护层，且所述栅极绝缘层位于所述保护层靠近所述衬底基板的一侧；其中，在所述亚像素中，所述栅极绝缘层为面状结构，所述保护层上具有镂空部，所述镂空部、以及所述栅极绝缘层中对应于所述镂空部的部分构成所述凹槽。进一步优选的，所述绝缘层包括依次设置的栅极绝缘层和保护层，且所述栅极绝缘层位于所述保护层靠近所述衬底基板的一侧；其中，在所述亚像素中，所述栅极绝缘层为面状结构，所述凹槽位于所述保护层中。进一步优选的，所述保护层包括依次设置于所述栅极绝缘层上的第一保护层和第二保护层，所述第二保护层上具有镂空部，所述镂空部、以及所述第一保护层中对应于所述镂空部的部分构成所述凹槽。进一步优选的，所述凹槽的槽深为0.4μm～0.7μm。进一步优选的，所述凹槽的槽深为0.4μm～0.7μm，且所述凹槽的槽底到所述栅极绝缘层背离所述衬底基板一侧的表面的距离为0.15μm～0.25μm。本发明实施例另一方面还提供一种显示装置，包括上述的阵列基板。本发明实施例再一方面还提供一种阵列基板的制作方法，所述制作方法包括：至少在衬底基板上的亚像素待形成区域形成面状电极；在所述面状电极上形成绝缘层，并通过构图工艺在所述绝缘层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽；在表面具有凹槽的绝缘层上形成所述狭缝电极。进一步优选的，所述在所述面状电极上形成绝缘层，并通过构图工艺在所述绝缘层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽具体包括：在所述面状电极上形成栅极绝缘层；在所述栅极绝缘层上形成保护层，并通过构图工艺在所述保护层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽；或者，在所述栅极绝缘层上形成保护层，并通过构图工艺在所述保护层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成镂空部，所述镂空部、以及所述栅极绝缘层中对应于所述镂空部的部分构成凹槽。进一步优选的，所述在所述面状电极上形成绝缘层，并通过构图工艺在所述绝缘层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽具体包括：在所述面状电极上形成栅极绝缘层；在所述栅极绝缘层上形成第一保护层；在所述第一保护层上形成第二保护层，并通过构图工艺在所述第二保护层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成镂空部，所述镂空部、以及所述第一保护层中对应于所述镂空部的部分构成凹槽。进一步优选的，所述在所述面状电极上形成绝缘层，并通过构图工艺在所述绝缘层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽具体包括：所述在所述面状电极上形成绝缘层，并通过构图工艺在所述绝缘层的表面对应待形成的狭缝电极中每相邻两个条状子电极之间的位置均形成凹槽。本发明实施例提供一种阵列基板及其制作方法、显示装置，该阵列基板包括设置于衬底基板上位于每个亚像素中的狭缝电极和面状电极，且面状电极位于狭缝电极靠近衬底基板的一侧，狭缝电极包括多个条状子电极；在亚像素中，狭缝电极和面状电极之间设置有绝缘层，绝缘层背离衬底基板的表面在至少一组相邻条状子电极之间设置有凹槽。由于在狭缝电极和面状电极之间的绝缘层中对应相邻条状子电极之间的位置设置凹槽结构，即绝缘层在对应相邻条状子电极之间的厚度减小，这样一来，相比于现有技术中整个绝缘层的厚度一致的方案而言，本发明中，能够保证狭缝电极和面状电极正对的面积不变，即不增加存储电容的基础上，通过减小绝缘层在对应相邻条状子电极之间的厚度，从而降低了绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，进而提高了面状电极和狭缝电极之间电场的利用率，降低了工作电压。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中提供的一种ads型液晶显示面板的结构示意图；图2为本发明中提供的一种ads型阵列基板的平面结构示意图；图3a为图2沿o-o’位置的剖面结构示意图；图3b为本发明实施例提供的另一种ads型阵列基板的剖面结构示意图；图4为本发明实施例提供的又一种ads型阵列基板的剖面结构示意图；图5为发明实施例提供的再一种ads型阵列基板的剖面结构示意图；图6为本发明实施例提供的一种ads型显示装置的结构示意图；图7为本发明实施例以及现有技术中的ads型显示装置透过率与电压的曲线图；图8为本发明实施例以及现有技术中的ads型显示装置透过率与光线波长的曲线图；图9为本发明实施例提供的一种ads型阵列基板的制作方法的流程图。附图标记：01-阵列基板；02-液晶层；03-彩膜基板；10-面状电极；20-狭缝电极；201-条状子电极；100-衬底基板；30-绝缘层；31-栅极绝缘层；32-保护层；321-第一保护层；322-第二保护层；301-凹槽；p-亚像素。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例提供一种阵列基板，如图2所示，该阵列基板01包括设置于衬底基板100(图2中为示出，可参考图3a)上位于每个亚像素p中的狭缝电极20和面状电极10，且如图3a所示(图2沿o-o’位置的剖面结构示意图)，面状电极10位于狭缝电极20靠近衬底基板100的一侧，狭缝电极20包括多个条状子电极201，即该阵列基板01为ads型；在亚像素p中，狭缝电极20和面状电极10之间设置有绝缘层30，该绝缘层30背离衬底基板100的表面在至少一组相邻条状子电极之间设置有凹槽301。此处需要说明的是，第一，对于上述面状电极10而言，是指该电极为整面结构，该电极中不存在缝隙或者镂空部分；另外，该面状电极的可以是平坦，也可以是非平坦的，依据承载该面状电极的承载面的形态决定。第二，对于上凹槽301，应当理解到凹槽是指具有底面结构的，即狭缝电极20与面状电极10在对应凹槽301的底面位置处具有绝缘层。第三，狭缝电极20可以是如图2所示的梯状狭缝电极，也可以是梳妆狭缝电极，当然也可以是其他形状的狭缝电极，本发明对此不做限定。综上所述，由于在狭缝电极和面状电极之间的绝缘层中对应相邻条状子电极之间的位置设置凹槽结构，即绝缘层在对应相邻条状子电极之间的厚度减小，这样一来，相比于现有技术中整个绝缘层的厚度一致的方案而言，本发明中，能够保证狭缝电极和面状电极正对的面积不变，即不增加存储电容的基础上，通过减小绝缘层在对应相邻条状子电极之间的厚度，从而降低了绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，从而提高了面状电极和狭缝电极之间电场的利用率，进而降低了工作电压，也即对于包含该阵列基板的显示装置而言，能够降低功耗。当然，为了更进一步的提高电场的利用率，降低工作电压vop，如图3b所示，该阵列基板01还包括位于衬底基板100与面状电极10之间的介质层，该介质层包括对应凹槽301位置的垫高部200，这样一来，通过垫高部可以在凹槽位置将面状电极10垫高，此时面状电极10为非平坦结构，在对应凹槽的位置处，面状电极10相对于狭缝电极20的距离减小，进而使得电场的利用率提高，工作电压vop降低；当然考虑到制作工艺，该垫高部200可以与阵列基板中的栅线通过一次制作工艺加工而成，即该垫高部200与栅线同层同材料。为了便于说明，以下实施例均是以未设置上述垫高部200，即面状电极10为平坦结构为例，对本发明做进一步的解释说明。具体的，为了进一步的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，本发明优选的，如图3a所示，绝缘层30背离衬底基板100的表面在每相邻两个条状子电极201之间均设置有凹槽301，即在整个亚像素p中，任意相邻的两个条状子电极201之间均设置凹槽301，从而在整体上进一步的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，即全面的提高了面状电极和狭缝电极之间电场的利用率，进而有效的降低工作电压vop。更进一步的，为了最大程度的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，本发明进一步的优选的，如图3a所示，绝缘层30背离衬底基板100的表面在每相邻两个条状子电极之间限定的区域内整体凹陷以形成凹槽301，即凹槽301的开口在沿条状子电极201的宽度方向上的两个边缘与该凹槽相邻的两个条状子电极201在该方向上相邻的两个边分别重合；也即绝缘层30在对应条状子电极201下方呈条状的凸起结构，且该凸起结构的表面与条状子电极同周期、同中心，两者在衬底基板上的正投影重合；这样一来，能够最大程度的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，更进一步的提高面状电极和狭缝电极之间电场的利用率。需要说明的是，从图3a中可以看出，绝缘层在对应条状子电极下方的部分的截面呈梯形结构，该部分中与条状子电极接触的部分的宽度尺寸较小，而向远离条状子电极一侧的宽度逐渐增加，即该部分的侧面呈倾斜状，一般的，倾斜角度在60°左右；本领域的技术人员应当理解到，凹槽的加工多采用构图工艺形成(包括曝光、显影、刻蚀、剥离等)，在进行刻蚀过程中由于工艺的原因，越往凹槽底方向，刻蚀液的浓度降低，且刻蚀时间相对较短，从而使得采用刻蚀工艺形成凹槽呈倒梯形；基于此，对于上述在每相邻两个条状子电极之间限定的区域内整体凹陷以形成凹槽301而言，只要保证凹槽的开口与对应位置的相邻的条状子电极的两个边缘分别重合即可。以下对上述绝缘层30上的凹槽301的具体设置情况做进一步的说明。参考图2和图3a，绝缘层30包括依次设置的栅极绝缘层31和保护层32，且栅极绝缘层31位于保护层32靠近衬底基板100的一侧；对此，本领域的技术人员应当理解到，在阵列基板制作的过程中除了狭缝电极20与面状电极10以外，还有其他的很多结构，例如薄膜晶体管，因此在实际制作中，为了简化工艺，位于狭缝电极20与面状电极10之间的绝缘层30一般与制作薄膜晶体管中的绝缘层共用(即通过同一次制作工艺制成)，具体的，可以采用栅极绝缘层(gi)31和保护层(pvx)32作为绝缘层30。基于上述的绝缘层30设置情况下，凹槽301的设置具体可以如下：例如，参考图2和图3a，在亚像素p中，栅极绝缘层31为面状结构，保护层32上具有镂空部，该镂空部、以及栅极绝缘层31中对应于镂空部的部分构成凹槽301，即栅极绝缘层31中对应于镂空部的部分构成凹槽的底部，保护层32上的镂空部的侧壁构成凹槽的侧壁。又例如，参考图2和图4，在亚像素p中，栅极绝缘层31为面状结构，凹槽301位于保护层32中，即整个凹槽的侧壁以及槽底均位于保护层32中。当然，对于凹槽301位于保护层32中的情况下，还可以如图5所示，保护层32包括依次设置于栅极绝缘层31上的第一保护层321和第二保护层322，第二保护层322上具有镂空部，该镂空部、以及第一保护层321中对应于镂空部的部分构成凹槽，即第一保护层321中对应于镂空部的部分构成凹槽的底部，第二保护层322上的镂空部的侧壁构成凹槽的侧壁。基于上述凹槽的设置结构，本发明优选的凹槽的槽深为0.4μm～0.7μm。具体的，若凹槽的槽深小于0.4μm时，绝缘层在对应相邻条状子电极之间的厚度仍然较大，即不能明显的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用；若凹槽的槽深大于0.7μm时，必然要求狭缝电极20与面状电极10的绝缘层30的厚度足够大，考虑到阵列基板实际制作中各膜层的制作厚度以及轻薄化的设置理念，因此，本发明优选的，凹槽的槽深在0.4μm～0.7μm之间。当然，考虑到ads型阵列基板中由于狭缝电极20与面状电极10的正对面积较大，使得狭缝电极20与面状电极10之间的存储电容大于实际需要的存储电容，例如正常显示的存储电容为300pf～500pf，而ads型阵列基板中狭缝电极20与面状电极10之间的存储电容会达到600pf以上，因此为了适当的降低存储电容，本发明优选的，凹槽的槽深在0.4μm～0.7μm，且凹槽位于保护层32的情况下，如图4和图5所示，可以设置凹槽301的槽底到栅极绝缘层31背离衬底基板100一侧的表面的距离为0.15μm～0.25μm(其中对于图5所示的阵列基板而言，相当于第一保护层321的厚度为0.15μm～0.25μm)，以适当的增加狭缝电极20与面状电极10的距离，从而降低狭缝电极20与面状电极10之间的存储电容以达到正常显示所需要的电容量。本发明实施例还提供一种显示装置，包括前述的任一种阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。需要说明的是，该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。具体的，如图6所示，该显示装置包括阵列基板01、彩膜基板03以及位于阵列基板01和彩膜基板03之间的液晶层02，当然，该显示装置位于液晶层02的两侧还包括取向层pi等等，此处不再一一赘述。以下对本发明中的阵列基板(图6)和现有技术中的阵列基板(图1)在应用于显示装置时通过实际的测定对存储电容、工作电压等相关参数做进一步的比较说明。具体的，本发明中，以图5中示出的阵列基板01为例(可参考图6的显示装置)，栅极绝缘层(gi)31的厚度为0.4μm，第一保护层(pvx1)321的厚度为0.2μm，第二保护层(pvx2)322的厚度为0.6μm(即凹槽的槽深为0.6μm)，液晶层02的平均厚度3.55μm。现有技术中，可参考图1，相应的栅极绝缘层(gi)31的厚度为0.4μm，保护层(pvx)的厚度为0.6μm(即凹槽的槽深为0.6μm)，液晶层02的厚度3.55μm。基于上述的设置参数，通过实际的测定，如下表所示：项目现有技术本发明存储电容100％87.3％透过率100％98％工作电压(v)8.47.2可以看出，以现有技术中测得的存储电容量和透过率为100％为基准，本发明中的存储电容量为87.3％，相当于降低了12.7％；具体的，可以结合上表与图7中电压与透过率的关系，可以看出本发明中最大透过率对应的电压在7.2v左右，而现有技术中最大透过率对应的电压在8.4v左右，即本发明的工作电压(7.2v)明显小于现有技术中的工作电压(8.4v)，当然上表也可以看出本发明中的设计方案会使得显示装置的透过率相对于现有技术有所降低，但并不明显，不会对显示造成实际的影响。另外，如图8所示，本发明的方案与现有技术的色温基本保持一致，即图8中本发明的方案与现有技术相比，两者对光波长与透过率的曲线基本重合。综上所述，相比于现有技术而言，采用本发明的优选设置方案能够在不改变色温的基础上，降低工作电压，并且还可以降低存储电容。本发明实施例还提供一种阵列基板的制作方法，如图9所示，该制作方法包括(可结合图2和3a中的阵列基板示意图)：步骤s101、至少在衬底基板100上的亚像素p待形成区域形成面状电极10。步骤s102、在面状电极10上形成绝缘层30，并通过构图工艺在绝缘层30的表面对应待形成的狭缝电极20中至少一组相邻条状子电极201之间的位置形成凹槽301。其中，上述待形成的狭缝电极是指，在后续工艺中制作形成的狭缝电极。步骤s103、在表面具有凹槽301的绝缘层30上形成狭缝电极20。基于此，采用本发明的方案制作的阵列基板，由于在狭缝电极和面状电极之间的绝缘层中对应相邻条状子电极之间的位置设置凹槽结构，即绝缘层在对应相邻条状子电极之间的厚度减小，这样一来，相比于现有技术中整个绝缘层的厚度一致的方案而言，本发明中，能够保证狭缝电极和面状电极正对的面积不变，即不增加存储电容的基础上，通过减小绝缘层在对应相邻条状子电极之间的厚度，从而降低了绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，从而提高了面状电极和狭缝电极之间电场的利用率，进而降低了工作电压，也即对于包含该阵列基板的显示装置而言，能够降低功耗。以下对上述步骤s102中，在面状电极上形成绝缘层，并通过构图工艺在绝缘层的表面对应待形成的狭缝电极中至少一组相邻条状子电极之间的位置形成凹槽的具体情况做进一步的说明。具体的，该步骤s102可以包括(参考图4)：第一步、在面状电极10上形成栅极绝缘层31。第二步、在栅极绝缘层31上形成保护层32，并通过构图工艺在保护层32的表面对应待形成的狭缝电极20中至少一组相邻条状子电极201之间的位置形成凹槽301。当然，该步骤s102可以包括(参考图3a)：第一步、在面状电极10上形成栅极绝缘层31。第二步、在栅极绝缘层31上形成保护层32，并通过构图工艺在保护层32的表面对应待形成的狭缝电极20中至少一组相邻条状子电极201之间的位置形成镂空部，镂空部、以及栅极绝缘层31中对应于镂空部的部分构成凹槽301。或者，该步骤s102可以包括(参考图5)：第一步、在面状电极10上形成栅极绝缘层31。第二步、在栅极绝缘层31上形成第一保护层321。第三步、在第一保护层321上形成第二保护层322，并通过构图工艺在第二保护层322的表面对应待形成的狭缝电极20中至少一组相邻条状子电极201之间的位置形成镂空部，镂空部、以及第一保护层321中对应于镂空部的部分构成凹槽301。另外，为了最大程度的降低绝缘层对狭缝电极和面状电极之间形成的电场的削弱作用，本发明进一步的优选的，上述步骤s102可以包括(可参考图3a)：在面状电极10上形成绝缘层30，并通过构图工艺在绝缘层30的表面对应待形成的狭缝电极20中每相邻两个条状子电极201之间的位置均形成凹槽301。需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。另外，对于该实施例中阵列基板的制作方法相关的其他信息，也可以参考前述阵列基板实施例中的具体描述，此处不再赘述。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。当前第1页12