一种显示基板及其制备方法、显示面板与流程

本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而被广泛的应用。

液晶显示面板包括显示基板和对盒基板，通常会在对盒基板上设置防静电结构，采用点银胶工艺使防静电结构与显示基板侧的银胶点连接，而该银胶点与接地线电连接，从而达到防静电的目的。

目前，如图1所示，银胶点10由两层结构构成，一层为金属图案层101，另一层为透明导电图案层102，透明导电图案层102设置于显示基板的外表面，且透明导电图案层102与金属图案层101通过位于二者之间的钝化层20上的过孔电连接。

然而，由于涂覆工艺中，银胶30具有一定的流动性，会出现银胶30扩散到其周边走线区域的现象，同时由于在使用、运输和信赖性测试中，钝化层20往往会出现破裂、穿孔等现象，因此就会出现银胶30与其周边的走线40的短路现象，引起显示不良。

技术实现要素：

本发明的实施例提供一种显示基板及其制备方法、显示面板，可使银胶不易扩散到其周边的走线区域，从而可有效避免银胶与其周边的走线短路的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种显示基板，包括衬底，设置于所述衬底上的银胶点和走线，所述银胶点的个数为至少一个；所述银胶点和与其靠近的所述走线之间具有凸起结构；以所述衬底的设置所述银胶点和所述走线的表面为参考面，所述凸起结构远离所述衬底的上表面与所述参考面之间的高度，大于所述银胶点远离所述衬底的上表面与所述参考面之间的高度；所述凸起结构用于阻挡银胶扩散至所述走线的区域。

优选的，在所述银胶点和所述凸起结构之间，还具有凹陷结构；以所述衬底的设置所述银胶点和所述走线的表面为参考面，所述凹陷结构靠近所述衬底的下表面与所述参考面之间的高度，小于所述银胶点远离所述衬底的上表面与所述参考面之间的高度。

优选的，所述显示基板还包括设置于所述衬底上的薄膜晶体管和像素电极；所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；所述凸起结构包括多层图案层，所述多层图案层中的至少部分图案层与所述栅极同层设置，和/或与所述有源层同层设置，和/或与所述源极和所述漏极设置，和/或与所述像素电极同层设置。

进一步优选的，所述显示基板还包括公共电极和钝化层；所述多层图案层中的至少部分图案层与所述栅极同层设置，和/或与所述有源层同层设置，和/或与所述源极和所述漏极设置，和/或与所述像素电极同层设置，和/或与所述公共电极同层设置。

进一步优选的，所述凸起结构包括第一图案层、所述栅绝缘层、第二图案层、第三图案层、第四图案层、钝化层、以及第五图案层。

其中，所述第一图案层与所述栅极同层；所述第二图案层与所述有源层同层；所述第三图案层与所述源极和所述漏极同层；第四图案层与所述像素电极同层；所述第五图案层与所述公共电极同层。

进一步的，所述银胶点包括金属图案层和透明导电图案层；所述金属图案层与所述源极和所述漏极、栅极中的至少一者同层，所述透明导电图案层与像素电极、公共电极中的中的至少一者一者同层。

优选的，所述凹陷结构的下表面与所述参考面处于同一平面。

第一方面提供的显示基板，通过在银胶点和其靠近的走线之间设置凸起结构，可在点银胶工艺后，银胶被凸起结构阻挡而不易跨越凸起结构扩散到走线的区域，从而可有效避免银胶与其周边的走线短路的问题。

第二方面，提供一种显示基板，包括衬底，设置于所述衬底上的银胶点和走线；所述银胶点包括金属图案层和设置于所述金属图案层远离所述衬底一侧的透明导电图案层；所述金属图案层包括间隔设置的多个第一条形镂空结构，所述第一条形镂空结构沿其靠近的所述走线的方向延伸。

优选的，金属图案层和透明导电图案层之间设置有绝缘层；所述绝缘层包括间隔设置的多个第二条形镂空结构，所述第二条形镂空结构与所述第一条形镂空结构一一对应，且所述第二条形镂空结构在衬底上的正投影与所述第一条形镂空结构在所述衬底上的正投影重叠。

优选的，所述银胶点和与其靠近的所述走线之间具有凸起结构；以所述衬底的设置所述银胶点和所述走线的表面为参考面，所述凸起结构远离所述衬底的上表面与所述参考面之间的高度，大于所述银胶点远离所述衬底的上表面与所述参考面之间的高度；所述凸起结构用于阻挡银胶扩散至所述走线的区域。

进一步优选的，在所述银胶点和所述凸起结构之间，还具有凹陷结构；以所述衬底的设置所述银胶点和所述走线的表面为参考面，所述凹陷结构靠近所述衬底的下表面与所述参考面之间的高度，小于所述银胶点远离所述衬底的上表面与所述参考面之间的高度

优选的，所述金属图案层与所述源极和所述漏极、栅极中的至少一种同层，所述透明导电图案层与像素电极、公共电极中的至少一者同层。

第二方面提供的显示基板，通过将金属图案层设置为包括间隔设置的多个第一条形镂空结构，可使银胶点具有沿第一条形镂空结构的延伸方向排布的多个凹坑，从而在点银胶工艺后，银胶可沿凹坑的延伸方向流动，在此基础上，当将第一条形镂空结构的延伸方向与靠近的走线方向平行时，可使银胶不易扩散到其周边的走线区域，从而可有效避免银胶与周边的走线短路的问题。

第三方面，提供一种显示面板，包括第一方面或第二方面所述的显示基板，还包括对盒基板，所述对盒基板上具有防静电结构；所述防静电结构通过银胶与所述显示基板上的银胶点电连接。

优选的，所述银胶点的个数为两个，分别设置在所述显示基板的对角线的两端。

优选的，所述防静电结构为透明导电膜层，所述透明导电膜层设置于对盒基板的远离所述显示基板一侧。

第三方面提供的显示面板，具有与第一方面或者第二方面提供的显示基板具有相同的技术效果。

第四方面，提供一种显示基板的制备方法，包括在衬底上形成银胶点和走线，所述银胶点的个数为至少一个；所述方法还包括在所述银胶点和与其靠近的所述走线之间形成凸起结构；所述凸起结构包括多层图案层，所述多层图案层中的至少部分图案层与薄膜晶体管的栅极通过同一次构图工艺形成，和/或与所述薄膜晶体管的有源层通过同一次构图工艺形成，和/或与所述薄膜晶体管的源极和漏极通过同一次构图工艺形成，和/或与像素电极通过同一次构图工艺形成。

其中，以所述衬底的形成所述银胶点和所述走线的表面为参考面，所述凸起结构远离所述衬底的上表面与所述参考面之间的高度，大于所述银胶点远离所述衬底的上表面与所述参考面之间的高度；所述凸起结构用于阻挡所述银胶扩散至所述走线的区域。

优选的，所述方法还包括形成公共电极和钝化层；所述多层图案层中的至少部分图案层与所述栅极通过同一次构图工艺形成，和/或与所述有源层通过同一次构图工艺形成，和/或与所述源极和所述漏极通过同一次构图工艺形成，和/或与所述像素电极通过同一次构图工艺形成，和/或与所述公共电极通过同一次构图工艺形成。

进一步优选的，所述凸起结构包括第一图案层、栅绝缘层、第二图案层、第三图案层、第四图案层、所述钝化层、以及第五图案层。

其中，所述第一图案层与所述栅极通过同一次构图工艺形成；所述第二图案层与所述有源层通过同一次构图工艺形成；所述第三图案层与所述源极和所述漏极通过同一次构图工艺形成；所述第四图案层与所述像素电极通过同一次构图工艺形成；所述第五图案层与所述公共电极通过同一次构图工艺形成。

基于上述，优选的，所述方法还包括在所述银胶点和所述凸起结构之间形成凹陷结构；以所述衬底的形成所述银胶点和所述走线的表面为参考面，所述凹陷结构的靠近所述衬底的下表面与所述参考面处于同一平面。

第四方面提供的显示基板的制备方法，具有与第一方面提供的显示基板具有相同的技术效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种显示基板非显示区的结构示意图；

图2a为本发明实施例提供的一种显示基板非显示区的结构示意图一；

图2b为点银胶工艺后，图2a中的钝化层出现破裂、穿孔等现象时的结构示意图；

图3a为本发明实施例提供的一种显示基板非显示区的结构示意图二；

图3b为点银胶工艺后，图3a中的钝化层出现破裂、穿孔等现象时的结构示意图；

图4a为本发明实施例提供的一种显示基板显示区的结构示意图一；

图4b为本发明实施例提供的一种显示基板非显示区的结构示意图三；

图5a为本发明实施例提供的一种显示基板显示区的结构示意图二；

图5b为本发明实施例提供的一种显示基板非显示区的结构示意图四；

图6a为本发明实施例提供的一种显示基板非显示区的结构示意图五；

图6b为本发明实施例提供的一种显示基板非显示区的结构示意图六；

图7a为本发明实施例提供的一种显示基板非显示区的结构示意图七；

图7b为点银胶工艺后，图7a中的钝化层出现破裂、穿孔等现象时的结构示意图；

图8为本发明实施例提供的一种银胶点中金属图案层的俯视示意图；

图9为本发明实施例提供的一种显示基板非显示区的结构示意图八；

图10为本发明实施例提供的一种显示基板非显示区的结构示意图九；

图11为本发明实施例提供的一种显示基板非显示区的结构示意图十；

图12为本发明实施例提供的一种显示面板的俯视示意图。

附图标记：

01-显示基板；02-对盒基板；10-银胶点；101-金属图案层；102-透明导电图案层；20-钝化层；30-银胶；40-走线；50-衬底；60-凸起结构；70-凹陷结构；80-薄膜晶体管；90-像素电极；100-层间绝缘层；120-绝缘层；110-公共电极；601-第一图案层；602-第二图案层；603-第三图案层；604-第四图案层；605-第五图案层；801-栅极；802-栅绝缘层；803-有源层；804-源极；805-漏极；1011-第一条形镂空结构；1201-第二条形镂空结构。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示基板01，如图2a所示，包括衬底50，设置于衬底50上的银胶点10和走线40，银胶点10的个数为至少一个；银胶点10和与其靠近的走线40之间具有凸起结构60；以衬底50的设置银胶点10和走线40的表面为参考面，凸起结构60远离衬底50的上表面与参考面之间的高度，大于银胶点10远离衬底50的上表面与参考面之间的高度，即凸起结构60的高度高于银胶点10的高度；凸起结构60用于阻挡银胶30扩散至走线40的区域。

点银胶工艺后，如图2b所示，当钝化层20出现破裂、穿孔等现象时，由于凸起结构60的阻挡作用，银胶30很难跨越凸起结构60而通过钝化层20的破裂、穿孔等处与走线40电连接。

需要说明的是，第一，本领域技术人员应该明白，当显示基板01与对盒基板对盒后，才进行点银胶工艺，以使银胶30与银胶点10连接。其中，对于银胶点10，需与显示基板01上的接地线电连接。

第二，银胶点10的个数可根据显示基板01所应用的显示面板的尺寸而定，显示面板较小时，可采用一个银胶点10，显示面板较大时，可采用两个或两个以上的银胶点10，这样可使对盒基板上的防静电结构充分接地。

其中，不管银胶点10为几个，其均设置于衬底50的非显示区。当然，上述提到的走线40也为设置于非显示区的走线40。

第三，不对凸起结构60的具体结构进行限定，只要能起到阻挡银胶30扩散至走线40的区域即可。

第四，图2a和图2b中以银胶点10包括金属图案层101和透明导电图案层102，且透明导电图案层102与金属图案层101通过位于二者之间的钝化层20上的过孔电连接为例进行示意。但本发明实施例并不限与此，具体可根据实际情况进行设定。

例如：透明导电图案层102与金属图案层101之间除设置钝化层20外，还可设置其他绝缘层(例如层间绝缘层或栅绝缘层等)，此时，透明导电图案层102与金属图案层101需通过位于钝化层20和其他绝缘层上的过孔电连接。或者，透明导电图案层102与金属图案层101之间设置栅绝缘层，此时，透明导电图案层102与金属图案层101需通过位于栅绝缘层上的过孔电连接。或者，透明导电图案层102与金属图案层101之间设置层间绝缘层，此时，透明导电图案层102与金属图案层101需通过位于层间绝缘层上的过孔电连接。

此处需要特别说明的是，不管是钝化层20，栅绝缘层，或是层间绝缘层，其实质都是绝缘层，且都是平铺于衬底50上形成，仅在需要时，在相应层上形成相应图案例如过孔即可。

本发明实施例提供一种显示基板01，通过在银胶点10和其靠近的走线40之间设置凸起结构60，可在点银胶工艺后，银胶30被凸起结构60阻挡而不易跨越凸起结构60扩散到走线40的区域，从而可有效避免银胶30与其周边的走线40短路的问题。

优选的，如图3a所示，在银胶点10和凸起结构60之间，还具有凹陷结构70；以衬底50的设置银胶点10和走线40的表面为参考面，凹陷结构70靠近衬底50的下表面与参考面之间的高度，小于银胶点10远离衬底50的上表面与参考面之间的高度。

点银胶工艺后，如图3b所示，当钝化层20出现破裂、穿孔等现象时，由于凹陷结构70和凸起结构60所形成的较大段差的作用，银胶30很难跨越凸起结构60而通过钝化层20的破裂、穿孔等处与走线40电连接。

需要说明的是，图3a和图3b中以银胶点10包括金属图案层101和透明导电图案层102，且透明导电图案层102与金属图案层101通过位于二者之间的钝化层20上的过孔电连接为例进行示意。但本发明实施例并不限与此，具体可根据实际情况进行设定。

本发明实施例通过在银胶点10和与其靠近的走线40之间设置凹陷结构70和凸起结构60，并使凹陷结构70设置于银胶点10和凸起结构60之间，相当于在银胶点10和与其靠近的走线40之间形成了一个凹坑和一个凸起，而凹坑和凸起的段差较大，使阻挡银胶30扩散到走线40的区域的效果更好。

基于上述，如图4a所示，显示基板01还包括设置于衬底50上的薄膜晶体管80和像素电极90。薄膜晶体管80包括栅极801、栅绝缘层802、有源层803、源极804和漏极805。基于此，优选的，凸起结构60包括多层图案层，多层图案层中的至少部分图案层与栅极801同层设置，和/或与有源层803同层设置，和/或与源极804和漏极805设置，和/或与像素电极90同层设置。

即，在形成薄膜晶体管80和像素电极90的过程中，形成多层图案层中的至少部分图案层。这样，可以简化制备工艺。

其中，由于薄膜晶体管的栅绝缘层802是平铺于衬底50上形成的，因此，在凸起结构60位置处可保留栅绝缘层802，从而在凸起结构60位置处，使栅绝缘层802作为凸起结构60的其中一层图案层。在此基础上，凸起结构60还可包括与栅极801同层的第一图案层，和/或与有源层803同层的第二图案层，和/或与源极804和漏极805同层的第三图案层，和/或与像素电极90同层的第四图案层。

此外，在形成薄膜晶体管80和像素电极90的过程中，还可以形成层间绝缘层，由于层间绝缘层也是平铺于衬底50上形成的，因此，凸起结构60中还可包括层间绝缘层。此处，不对层间绝缘层的设置位置进行限定，可根据需要设置在需要隔离的两层电极之间。

例如，如图4a所示，显示基板01还包括设置于衬底50上显示区的薄膜晶体管80、像素电极90。薄膜晶体管80包括依次设置于衬底50上的栅极801、栅绝缘层802、有源层803、源极804和漏极805；漏极805通过设置于层间绝缘层100上的过孔与像素电极90电连接。其中，栅绝缘层802和层间绝缘层100平铺于衬底50上。

基于此，如图4b所示，凸起结构60中除包括栅绝缘层802和层间绝缘层100外，还可包括与栅极801同层的第一图案层601，与有源层803同层的第二图案层602，与源极804和漏极805同层的第三图案层603，以及与像素电极90同层的第四图案层604。

其中，银胶点10包括金属图案层101和透明导电图案层102，金属图案层101可与源极804和漏极805同层设置，透明导电图案层102可与像素电极90同层设置。走线40可与源极804和漏极805同层设置。

需要说明的是，不对薄膜晶体管80的类型进行限定，可以是非晶硅薄膜晶体管、金属氧化物薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管等。此外，薄膜晶体管80可以是底栅型，也可以是顶栅型，图4a仅以底栅型薄膜晶体管为例进行示意。

此外，上述的至少两个图案同层，即为该至少两个图案通过一次构图工艺形成。

进一步的，如图5a所示，显示基板01还包括公共电极110和钝化层20。基于此，优选的，凸起结构60包括多层图案层，多层图案层中的至少部分图案层与栅极801同层设置，和/或与有源层803同层设置，和/或与源极804和漏极805层设置，和/或与像素电极90同层设置，和/或与公共电极110同层设置。

即，在形成薄膜晶体管80、像素电极90、公共电极110和钝化层20的过程中，形成多层图案层中的至少部分图案层。

其中，由于薄膜晶体管的栅绝缘层802、钝化层20是平铺于衬底50上形成的，因此，在凸起结构60位置处可保留栅绝缘层802和钝化层20，从而在凸起结构60位置处，使栅绝缘层802和钝化层20作为凸起结构60的其中两层图案层。在此基础上，凸起结构60还可包括与栅极801同层的第一图案层601，和/或与有源层803同层的第二图案层602，和/或与源极804和漏极805同层的第三图案层603，和/或与像素电极90同层的第四图案层604，和/或与公共电极110同层的第五图案层。

例如，如图5a所示，显示基板01还包括设置于衬底50上显示区的薄膜晶体管80、像素电极90、钝化层20和公共电极110。薄膜晶体管80包括依次设置于衬底50上的栅极801、栅绝缘层802、有源层803、源极804和漏极805；像素电极90设置于漏极805的靠近衬底50的一侧，并与漏极805直接接触；钝化层20和公共电极110设置于源极804和漏极805的远离衬底50的一侧。其中，栅绝缘层802和钝化层20平铺于衬底50上。

基于此，如图5b所示，凸起结构60中除包括栅绝缘层802和钝化层20外，还可包括与栅极801同层的第一图案层601、与有源层803同层的第二图案层602、与源极804和漏极805同层的第三图案层603、与像素电极90同层的第四图案层604、以及与公共电极110同层的第五图案层605。

其中，银胶点10包括金属图案层101和透明导电图案层102，金属图案层101可与源极804和漏极805同层设置，透明导电图案层102可与公共电极110同层设置。走线40可与源极804和漏极805同层设置。

这样，可避免构图工艺的增加，而且可使形成的凸起结构60的高度更高(以某一款产品为例，当凸起结构60以上述方式形成时，可使凸起结构60与银胶点10的段差达到1.9μm及以上)。

基于上述，对于银胶点10中的金属图案层101，其可以与源极804和漏极805同层设置，也可以与栅极801同层设置。当然，金属图案层101也可以为两层，其中一层与源极804和漏极805同层设置，另一层与栅极801同层设置。

对于银胶点10中的透明导电图案层102，其可以与公共电极110同层，也可以与像素电极90同层。当然，透明导电图案层102也可以为两层，其中一层与像素电极90同层设置，另一层与公共电极110同层设置。

对于走线40，其可以与源极804和漏极805同层设置，也可以与栅极801同层设置。当然，走线40也可以为两层，其中一层与源极804和漏极805同层设置，另一层与栅极801同层设置。

优选的，如图6a和图6b所示，凹陷结构70的下表面与所述参考面处于同一平面。

即，在凹陷结构70位置处，露出衬底50。其中，当凹陷结构70露出衬底50时，以上述产品为例，可使凹陷结构70与银胶点10之间形成0.8μm左右的段差。

这样，可使凸起结构60相对凹陷结构70的段差更高，从而在点银胶工艺后，使阻挡银胶30扩散到走线40的区域的效果更好。本发明实施例还提供一种显示基板01，如图7a所示，包括衬底50，设置于衬底50上的银胶点10和走线40；银胶点10包括金属图案层101和设置于金属图案层101远离衬底50一侧的透明导电图案层102；如图7a和图8所示，金属图案层101包括间隔设置的多个第一条形镂空结构1011，第一条形镂空结构1011沿其靠近的走线40的方向延伸。

其中，优选的，第一条形镂空结构1011均匀分布。

点银胶工艺后，如图7b所示，当钝化层20出现破裂、穿孔等现象时，由于第一条形镂空结构1011可使银胶30沿着第一条形镂空结构1011的延伸方向流动，因而不易使银胶30扩散至银胶点10周边的走线区域。

需要说明的是，第一，本领域技术人员应该明白，当显示基板01与对盒基板对盒后，才进行点银胶工艺，以使银胶30与银胶点10连接。其中，对于银胶点10，需与显示基板01上的接地线电连接。

第二，银胶点10的个数可根据显示基板01所应用的显示面板的尺寸而定，显示面板较小时，可采用一个银胶点10，显示面板较大时，可采用两个或两个以上的银胶点10，这样可使对盒基板上的防静电结构充分接地。

其中，不管银胶点10为几个，其均设置于衬底50的非显示区。当然，上述提到的走线40也为设置于非显示区的走线40。

第三，不对第一条形镂空结构1011的尺寸及个数进行限定，可根据实际情况进行设定，只要能使银胶30沿着第一条形镂空结构1011的延伸方向流动，从而不易扩散至银胶点10周边的走线区域即可。

第四，图7a和图7b中以银胶点10包括金属图案层101和透明导电图案层102，且透明导电图案层102与金属图案层101通过位于二者之间的钝化层20上的过孔电连接为例进行示意。但本发明实施例并不限与此，具体可根据实际情况进行设定。

例如：透明导电图案层102与金属图案层101之间除设置钝化层20外，还可设置其他绝缘层(例如层间绝缘层或栅绝缘层等)，此时，透明导电图案层102与金属图案层101需通过位于钝化层20和其他绝缘层上的过孔电连接。或者，透明导电图案层102与金属图案层101之间设置栅绝缘层，此时，透明导电图案层102与金属图案层101需通过位于栅绝缘层上的过孔电连接。或者，透明导电图案层102与金属图案层101之间设置层间绝缘层，此时，透明导电图案层102与金属图案层101需通过位于层间绝缘层上的过孔电连接。

其中，不管是钝化层20，还是栅绝缘层、层间绝缘层等，其实质都是绝缘层。因此，下述以透明导电图案层102与金属图案层101之间设置绝缘层进行描述。

本发明实施例提供一种显示基板01，通过将金属图案层101设置为包括间隔设置的多个第一条形镂空结构1011，可使银胶点10具有沿第一条形镂空结构1011的延伸方向排布的多个凹坑，从而在点银胶工艺后，银胶30可沿凹坑的延伸方向流动，在此基础上，当将第一条形镂空结构1011的延伸方向与靠近的走线40方向平行时，可使银胶30不易扩散到其周边的走线区域，从而可有效避免银胶30与周边的走线40短路的问题。

优选的，如图9所示，金属图案层101和透明导电图案层102之间设置有绝缘层120，所述绝缘层120包括间隔设置的多个第二条形镂空结构1201，第二条形镂空结构1201与第一条形镂空结构1011一一对应，且第二条形镂空结构1201在衬底50上的正投影与第一条形镂空结构1011在衬底50上的正投影重叠。

由于第二条形镂空结构1201在衬底50上的正投影与第一条形镂空结构1011在衬底50上的正投影重叠，因而，透明导电图案层102便可通过重叠的第二条形镂空结构1201和第一条形镂空结构1011，与金属图案层101电连接。

此处，绝缘层120的具体类型(例如钝化层、栅绝缘层等)，可根据实际工艺而定。

本发明实施例通过将银胶点10处的绝缘层120也设置为包括间隔设置的多个第二条形镂空结构1201，且使第二条形镂空结构1201与第一条形镂空结构1011一一对应其在衬底50上的正投影重叠，可使凹坑较深，进一步保证银胶30只沿凹坑的延伸方向流动，从而进一步避免银胶30扩散至其周边的走线40区域。

基于上述，如图10所示，优选的，银胶点10和与其靠近的走线40之间具有凸起结构60；以衬底50的设置银胶点10和走线40的表面为参考面，凸起结构60远离衬底50的上表面与参考面之间的高度，大于银胶点10远离衬底50的上表面与参考面之间的高度；凸起结构60用于阻挡银胶30扩散至走线40的区域。

其中，对于凸起结构60，且具体结构可参见上述描述，在此不再赘述。

本发明实施例通过在银胶点10和其靠近的走线40之间设置凸起结构60，点银胶工艺后，可进一步避免银胶30跨越凸起结构60扩散到走线40的区域，从而更有效避免银胶30与其周边的走线40短路的问题。

进一步的，如图11所示，在银胶点10和凸起结构60之间，还具有凹陷结构70；以衬底50的设置银胶点10和走线40的表面为参考面，凹陷结构70靠近衬底50的下表面与参考面之间的高度，小于银胶点10远离衬底50的上表面与参考面之间的高度。

进一步优选的，凹陷结构70的下表面与参考面处于同一平面。

本发明实施例通过在银胶点10和与其靠近的走线40之间设置凹陷结构70和凸起结构60，并使凹陷结构70设置于银胶点10和凸起结构60之间，相当于在银胶点10和与其靠近的走线40之间形成了一个凹坑和一个凸起，而凹坑和凸起的段差较大，可完全避免银胶30跨越凸起结构60扩散到走线40的区域。

需要说明的是，图10和图11以绝缘层120为钝化层20进行示意。

基于上述，优选的，对于银胶点10中的金属图案层101，可以与源极804和漏极805，栅极801中的至少一种同层。对于银胶点10中的透明导电图案层102，其可以与公共电极110、像素电极90中的至少一者同层。对于走线40，可以与源极804和漏极805，栅极801中的至少一种同层。

具体的，对于银胶点10中的金属图案层101，其可以与源极804和漏极805同层设置，也可以与栅极801同层设置。当然，金属图案层101也可以为两层，其中一层与源极804和漏极805同层设置，另一层与栅极801同层设置。

对于银胶点10中的透明导电图案层102，其可以与公共电极110同层，也可以与像素电极90同层。当然，透明导电图案层102也可以为两层，其中一层与像素电极90同层设置，另一层与公共电极110同层设置。

对于走线40，其可以与源极804和漏极805同层设置，也可以与栅极801同层设置。当然，走线40也可以为两层，其中一层与源极804和漏极805同层设置，另一层与栅极801同层设置。

本发明实施例还提供一种显示面板，如图12所示，包括上述的显示基板01，还包括对盒基板02，对盒基板02上具有防静电结构(图中未标识出)；防静电结构通过银胶30与显示基板01上的银胶点10电连接。

此处，考虑到车载显示面板由于其应用环境，发生银胶点10中金属图案层101与透明导电图案层102之间的绝缘层120(例如钝化层20)破裂、穿孔等的可能性更大，因此，优选，所述显示面板为车载显示面板。

本发明实施例提供一种显示面板，其具有与前面显示基板相同的有益效果，在此不再赘述。

优选的，如图12所示，银胶点10的个数为两个，分别设置在显示基板01的对角线的两端。

一方面，设置两个银胶点10，可使导静电效率更高，且相对设置两个以上的银胶点10，不会增加显示基板01的布线难度；另一方面，可在一个银胶点10出现无法导静电的问题时，另一个银胶点10还可导静电，因而可提高产品的信赖性。

优选的，防静电结构为透明导电膜层，该透明导电膜层设置于对盒基板02的远离显示基板01一侧。

这样，可无需改变现有对盒基板02的工艺，且制备透明导电薄膜的工艺更简单。

本发明实施例还提供一种显示基板的制备方法，包括在衬底50上形成银胶点10和走线40，银胶点10的个数为至少一个；还包括在银胶点10和与其靠近的走线40之间形成凸起结构60；凸起结构包括多层图案层，多层图案层中的至少部分图案层与薄膜晶体管的栅极801通过同一次构图工艺形成，和/或与薄膜晶体管的有源层803通过同一次构图工艺形成，和/或与薄膜晶体管的源极804和漏极805通过同一次构图工艺形成，和/或与像素电极90通过同一次构图工艺形成。

其中，以衬底50的设置银胶点10和走线40的表面为参考面，凸起结构60远离衬底50的上表面与参考面之间的高度，大于银胶点10远离衬底50的上表面与参考面之间的高度；凸起结构60用于阻挡银胶30扩散至走线40的区域。

示例的，如图4a所示，薄膜晶体管80包括依次形成于衬底50上的栅极801、栅绝缘层802、有源层803、源极804和漏极805；漏极805通过形成于层间绝缘层100上的过孔与像素电极90电连接。其中，栅绝缘层802和层间绝缘层100平铺于衬底50上。

基于此，如图4b所示，凸起结构60中除包括栅绝缘层802和层间绝缘层100外，还可包括与栅极801通过同一次构图工艺形成的第一图案层601，与有源层803通过同一次构图工艺形成的第二图案层602，与源极804和漏极805通过同一次构图工艺形成的第三图案层603，以及与像素电极90通过同一次构图工艺形成的第四图案层604。

其中，银胶点10包括金属图案层101和透明导电图案层102，金属图案层101可与源极804和漏极805通过同一次构图工艺形成，透明导电图案层102可与像素电极90通过同一次构图工艺形成。走线40可与源极804和漏极805通过同一次构图工艺形成。

需要说明的是，不对薄膜晶体管80的类型进行限定，可以是非晶硅薄膜晶体管、金属氧化物薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管等。此外，薄膜晶体管80可以是底栅型，也可以是顶栅型，图4a仅以底栅型薄膜晶体管为例进行示意。

本发明实施例提供一种显示基板的制备方法，一方面，通过在银胶点10和其靠近的走线40之间形成凸起结构60，可在点银胶工艺后，银胶30被凸起结构60阻挡而不易跨越凸起结构60扩散到走线40的区域，从而可有效避免银胶30与其周边的走线40短路的问题。另一方面，由于凸起结构60可与薄膜晶体管80和像素电极90同步形成，因而，可避免增加构图工艺次数。

如图5a所示，所述方法还包括形成公共电极110和钝化层20；基于此，优选的，凸起结构60包括多层图案层，多层图案层中的至少部分图案层与栅极801通过同一次构图工艺形成，和/或与有源层803通过同一次构图工艺形成，和/或与源极804和漏极805通过同一次构图工艺形成，和/或与像素电极90通过同一次构图工艺形成，和/或与公共电极110通过同一次构图工艺形成。

其中，由于薄膜晶体管的栅绝缘层802、钝化层20是平铺于衬底50上形成的，因此，凸起结构60中也可包括栅绝缘层802和钝化层20。

即，在形成薄膜晶体管80、像素电极90、公共电极110和钝化层20的过程中，形成多层图案层中的至少部分图案层。

进一步优选的，如图5b所示，凸起结构60包括第一图案层601、栅绝缘层802、第二图案层602、第三图案层603、第四图案层604、钝化层20、以及第五图案层605。

其中，第一图案层601与薄膜晶体管的栅极801通过同一次构图工艺形成；第二图案层602与薄膜晶体管的有源层803通过同一次构图工艺形成；第三图案层603与薄膜晶体管的源极804和漏极805通过同一次构图工艺形成；第四图案层604与像素电极90通过同一次构图工艺形成；第五图案层605与公共电极110通过同一次构图工艺形成。

这样，可避免构图工艺的增加，而且以某一款产品为例，当凸起结构60以上述方式形成时，可使凸起结构60与银胶点10的段差达到1.9μm及以上。

基于上述，如图6a和图6b所示，优选的，所述方法还包括在银胶点10和凸起结构60之间形成凹陷结构70；以衬底50的形成银胶点10和走线40的表面为参考面，凹陷结构70的靠近衬底50的下表面与参考面处于同一平面。

即，在凹陷结构70位置处，露出衬底50。其中，当凹陷结构70露出衬底50时，以上述产品为例，可使凹陷结构70与银胶点10之间形成0.8μm左右的段差。

这样，可使凸起结构60相对凹陷结构70的段差更高，从而在点银胶工艺后，使阻挡银胶30扩散到走线40的区域的效果更好。

基于上述，优选的，对于银胶点10中的金属图案层101，其可以与源极804和漏极805通过同一次构图工艺形成，也可以与栅极801通过同一次构图工艺形成。当然，金属图案层101也可以为两层，其中一层与源极804和漏极805通过同一次构图工艺形成，另一层与栅极801通过同一次构图工艺形成。

对于银胶点10中的透明导电图案层102，其可以与公共电极110通过同一次构图工艺形成，也可以与像素电极90通过同一次构图工艺形成。当然，透明导电图案层102也可以为两层，其中一层与像素电极90通过同一次构图工艺形成，另一层与公共电极110通过同一次构图工艺形成。

对于走线40，其可以与源极804和漏极805通过同一次构图工艺形成，也可以与栅极801通过同一次构图工艺形成。当然，走线40也可以为两层，其中一层与源极804和漏极805通过同一次构图工艺形成，另一层与栅极801通过同一次构图工艺形成。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。