液晶显示装置和该液晶显示装置的制造方法与流程

本发明涉及显示装置，特别涉及具有液晶显示面板的液晶显示装置。

背景技术：

液晶显示面板由于其重量轻、厚度薄、耗电量低等特性，被用于以电视、汽车导航系统、计算机为代表的许多领域。近年来，正在生产高清或更大画面的液晶显示面板，面板中的像素的数量也趋于增加。通常，随着像素数的增加，对显示造成不良影响的缺陷的发生率也增加，这会使生产上的成品率降低而引起成本增加。因此，通过进行修复来修复缺陷、或变换为容许程度更高的缺陷。

作为这样的修复方法之一，已知将亮点缺陷变换为暗点缺陷的方法。这里，亮点缺陷是指即使在将液晶面板的显示设为黑色显示时，也存在明亮地点亮的像素的缺陷。另一方面，暗点缺陷是指即使在将液晶面板的显示设为白色显示时，也存在不点亮的像素的缺陷。通常，由于与暗点缺陷相比亮点缺陷容易被视觉辨认出，因此有时进行将亮点缺陷变换(暗点化)为暗点缺陷的修复。

作为这样的修复方法已知各种技术。例如，另外，还已知使构成彩色滤光片的色素变质为黑色的方法。(参照专利文献1)另一方面，还已知并非表观上的遮光，而是以电气的方式进行暗点化的方法。

例如，已知通过激光等手段将在液晶显示面板的阵列基板形成的薄膜晶体管(tft：thinfilmtransistor)与像素电极的连接切断的技术。(参照专利文献2)另外，已知在如ffs方式、面内切换(in-plane-switching)方式那样的横向电场型的液晶显示面板的情况下，使阵列基板之上的像素电极和相对电极(共用电极)短路的技术。(参照专利文献3)

专利文献1：日本特开2007-102223号公报

专利文献2：日本特开2009-151093号公报

专利文献3：日本特开2010-145667号公报

但是，在使构成彩色滤光片的色素变质为黑色的方法中，由于是在点亮检查后进行，因此能够可靠地掌握亮点缺陷，但存在如下问题，即，变质为黑色的控制是困难的，在此基础上，还会耗费时间。

并且，就将薄膜晶体管和像素电极之间的连接切断的方法而言，由于从原理上来说是破坏，因此会引起周边的破损、由飞散到周边的导电材料的附着导致的导通等。另外，就将像素电极和相对电极(公共电极)短路的方法而言，存在难以将两者间的连接电阻降低的问题。如上所述，在用于将亮点缺陷变换(暗点化)为暗点缺陷的现有技术中，存在控制困难、产生新的问题、难以可靠地变换的问题。

技术实现要素：

在本发明中，其课题为，特别是针对最近成为主流的边缘场切换方式(ffs方式)的液晶显示面板，不像现有技术那样进行切断、短路，就将亮点缺陷变换(暗点化)为暗点缺陷。

本发明涉及的液晶显示装置具有：栅极配线和源极配线，它们在阵列基板的显示区域内彼此交叉；像素，其处于所述显示区域内，具有像素电极、至少1个与所述栅极配线和所述源极配线连接的开关元件；以及相对电极，其隔着绝缘膜与所述像素电极相对，该液晶显示装置的特征在于，在所述像素电极和所述相对电极的至少一者形成有狭缝，所述像素包含第1像素和第2像素，第1像素的狭缝的面积小于第2像素的狭缝的面积的10％。

发明的效果

根据本发明，不进行切断、短路，即可将亮点缺陷变换为暗点缺陷。

附图说明

图1是表示实施方式涉及的液晶显示装置所使用的tft阵列基板的结构的正视图。

图2是表示实施方式1涉及的tft阵列基板的像素结构的俯视图。

图3是表示实施方式1涉及的tft阵列基板的像素结构的剖视图。

图4a及图4b是表示实施方式1涉及的tft阵列基板的像素结构的剖视图。

图5a及图5b是表示实施方式1涉及的tft阵列基板的像素结构的剖视图。

图6是表示实施方式1涉及的tft阵列基板的像素结构的剖视图。

图7a及图7b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图8a及图8b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图9a及图9b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图10a及图10b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图11a及图11b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图12a及图12b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图13a及图13b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图14a及图14b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图15a及图15b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图16a及图16b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图17a及图17b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图18a及图18b是表示实施方式1涉及的tft阵列基板的一个制造工序的剖视图。

图19a及图19b是表示实施方式1变形例涉及的tft阵列基板的一个制造工序的剖视图。

图20a及图20b是表示实施方式1变形例涉及的tft阵列基板的一个制造工序的剖视图。

图21a及图21b是表示实施方式1变形例涉及的tft阵列基板的一个制造工序的剖视图。

图22a及图22b是表示实施方式2涉及的tft阵列基板的一个制造工序的剖视图。

图23a及图23b是表示实施方式2涉及的tft阵列基板的一个制造工序的剖视图。

图24a及图24b是表示实施方式2涉及的tft阵列基板的一个制造工序的剖视图。

图25a及图25b是表示实施方式2涉及的tft阵列基板的一个制造工序的剖视图。

图26a及图26b是表示实施方式2涉及的tft阵列基板的一个制造工序的剖视图。

图27a及图27b是表示实施方式2变形例涉及的tft阵列基板的一个制造工序的剖视图。

图28a及图28b是表示实施方式2变形例涉及的tft阵列基板的一个制造工序的剖视图。

图29a及图29b是表示实施方式2变形例涉及的tft阵列基板的一个制造工序的剖视图。

图30a及图30b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图31a及图31b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图32a及图32b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图33a及图33b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图34a及图34b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图35a及图35b是表示实施方式3涉及的tft阵列基板的一个制造工序的剖视图。

图36是表示引起亮点缺陷的故障模式的剖视图。

图37是表示引起亮点缺陷的故障模式的剖视图。

图38是表示引起亮点缺陷的故障模式的剖视图。

图39是表示引起亮点缺陷的故障模式的剖视图。

图40是表示引起亮点缺陷的故障模式的剖视图。

图41是表示引起亮点缺陷的故障模式的剖视图。

图42是表示引起亮点缺陷的故障模式的剖视图。

标号的说明

1基板，2半导体膜，3欧姆接触膜，

4源极电极，5漏极电极，6像素电极，6a第1透明导电膜图案，

8相对电极，8a狭缝，

11栅极绝缘膜，12层间绝缘膜，

13接触孔，

41显示区域，42边框区域，

43栅极配线，43a共用配线，44源极配线，

45扫描信号驱动电路，46显示信号驱动电路，

47像素，47a第1像素，47b第2像素，

48、49外部配线，50tft，

51沟道区域，52蚀刻妨碍层，53图案异常部，

60第1透明导电膜，

80第2透明导电膜，80a晶化后的透明导电膜，

lr激光照射，npr负型感光性抗蚀层，pm光掩膜，

pmd遮光部，pr抗蚀层

具体实施方式

实施方式1.

以下的说明是对本发明的实施方式进行说明，本发明并不限于以下实施方式。为了说明的明确化，以下记载及附图进行了适当省略及简化。另外，为了说明的明确化，根据需要而省略重复说明。此外，在各图中标注了同一标号者表示相同要素，适当省略了说明。

首先，对液晶显示装置进行说明。液晶显示装置如后述那样，是通过在框体内安装液晶显示面板、驱动电路、背光(光源)等而构成的。液晶显示面板是通过使阵列基板和相对基板以将液晶材料封入它们内部的方式贴合而构成的。本实施方式涉及的液晶显示装置是将像素电极和相对电极(共用电极)这两者形成于阵列基板的ffs模式的液晶显示装置。在阵列基板之上，通常，将薄膜晶体管用作开关元件，因此有时称为tft阵列基板。

图1是表示该液晶显示装置所使用的tft阵列基板的结构的正视图。该tft阵列基板是使用玻璃等基板1而形成的。基板1的区域被区分为显示区域41、将显示区域41包围的边框区域42。显示区域41是相当于显示装置的显示部的区域。首先，对显示区域41进行说明。

在显示区域41内，形成有多个栅极配线(扫描信号线)43、多个源极配线(显示信号线)44。另外，与栅极配线43平行地，还形成有多个共用配线43a，多个共用配线43a彼此连接。多个栅极配线43彼此平行地设置，多个源极配线44也彼此平行地设置，多个栅极配线43和多个源极配线44以交叉的方式设置。在图1中作为一个例子，将由相邻的1组栅极配线43和1组源极配线44包围的区域设为像素47。因此，在显示区域41，像素47排列为矩阵状。

在像素47，形成有至少1个作为开关元件的tft50。tft50配置于栅极配线43和源极配线44的交叉点附近，具有与栅极配线43连接的栅极电极、与源极配线44连接的源极电极、与像素电极(未图示)连接的漏极电极。

tft50与从栅极配线43供给的栅极信号对应地进行接通，此时，将供给至源极配线44的显示电压(显示数据)施加于像素电极。像素电极是隔着绝缘膜与具有狭缝的相对电极相对配置的，在像素电极与相对电极之间，产生与显示电压对应的边缘电场。此外，虽然省略了图示，但在基板1的表面(与液晶相对的面)形成有取向膜。后面对像素47的详细结构进行叙述。

接着，对边框区域42进行说明。在基板1的边框区域42，设置有扫描信号驱动电路45和显示信号驱动电路46。虽然没有详细地图示，但栅极配线43从显示区域41延伸设置至边框区域42，经由在基板1的端部形成的栅极端子而连接于扫描信号驱动电路45。源极配线44也相同地，从显示区域41延伸设置至边框区域42，经由在基板1的端部形成的源极端子而连接于显示信号驱动电路46。虽然未图示，但在栅极端子和源极端子各自形成有由透明导电膜等构成的栅极端子焊盘和源极端子焊盘。

虽然未图示，但扫描信号驱动电路45和显示信号驱动电路46还与共用配线43a连接，将共用配线43a维持为共用电位。另外，外部配线48连接于基板1的扫描信号驱动电路45附近，外部配线49连接于显示信号驱动电路46附近。外部配线48、49例如是fpc(flexibleprintedcircuit)等配线基板。

来自外部的各种信号经由外部配线48、49供给至扫描信号驱动电路45及显示信号驱动电路46。扫描信号驱动电路45基于来自外部的控制信号，将栅极信号(扫描信号)供给至各栅极配线43。由此，依次对栅极配线43进行选择。显示信号驱动电路46基于来自外部的控制信号、显示数据，将显示信号供给至各源极配线44。由此，能够将与显示数据对应的显示电压供给至各像素47。

在液晶显示装置中，在以上说明过的tft阵列基板的正面侧(视觉辨认侧)以与其相对的方式配置相对基板。相对基板也可以是形成有彩色滤光片、黑矩阵(bm)及取向膜等的所谓的“彩色滤光片基板”。在tft阵列基板和相对基板之间夹持液晶层。即，在基板1和相对基板之间导入了液晶。而且，在基板1和相对基板的外侧的面，设置偏光板、以及相位差板等。另外，在液晶显示面板的背面侧(视觉辨认相反侧)，配置背光单元等。

这里，在本实施方式涉及的液晶显示装置所应用的ffs方式中，tft阵列基板和相对基板之间的液晶由在像素电极和相对电极之间产生的边缘电场驱动。即，通过边缘电场使液晶的取向方向产生变化，从背光发出而通过液晶层的光的偏振状态产生变化。更具体而言，来自背光单元的光由阵列基板侧(背面侧)的偏光板变为直线偏振，如果该直线偏振通过液晶层，则其偏振状态产生变化。

通过相对基板侧(视觉辨认侧)的偏光板的光量根据通过了液晶层的光的偏振状态而变化。光的偏振状态由液晶的取向方向决定，液晶的取向方向与被施加于像素电极而产生边缘电场的显示电压对应地变化。因此，通过对显示电压进行控制，能够使通过视觉辨认侧的偏光板的光量变化。因此，通过针对各个像素改变显示电压，能够对所期望的图像进行显示。

接着，基于图2～图5a、5b，对构成液晶显示装置的tft阵列基板的像素结构进行说明。图2、图3是表示本实施方式涉及的tft阵列基板的像素结构的俯视图。图4a和图5a是该tft阵列基板的从tft到像素电极及相对电极的一部分为止的形成区域(以下称为“tft～像素电极部”)的剖视图，分别与沿图2和图3的a1-a2线的剖面对应。图4b和图5b是该tft阵列基板的源极配线和像素电极以及相对电极的一部分(以下称为“源极配线-像素电极部”)的剖视图，分别与沿图2和图3的b1-b2线的剖面对应。图6是该tft阵列基板的共用配线和相对电极的接触孔的形成区域(以下称为“接触孔部”)的剖视图，与沿图2或图3的c1-c2线的剖面对应。

这里，在图2的中央所示的像素47a和图4a所示的像素为本实施方式涉及的像素，即与进行了将亮点缺陷变换为暗点缺陷的修复的像素对应。另一方面，图3和图5a示出的是在图2中配置于中央之外的像素，即没有进行上述修复的像素。在本实施方式中，由于进行了上述修复的像素和没有进行修复的像素在显示区域内并存，因此以下，对于两者的构造中共通的内容，在说明时不特别进行对比，针对区别，以对它们进行对比的方式进行说明。另外，有时将在图2的中央所示的像素47a称为第1像素，将图3所示的像素47b称为第2像素。

如图2～图5a、5b中所示，例如在由玻璃基板等绝缘性材料构成的基板1之上，形成多个与tft50的栅极电极连接的栅极配线43。在本实施方式中，栅极配线43的一部分作为tft50的栅极电极起作用。多个栅极配线43平行地各自直线地配置。另外，在基板1之上，平行地形成有使用与栅极配线43相同的配线层形成的多个共用配线43a。共用配线43a在栅极配线43之间配置为与栅极配线43大致平行。

构成上述栅极配线43(栅极电极)及共用配线43a的第1金属膜例如是由cr、al、ta、ti、mo、w、ni、cu、au、ag等、以它们为主成分的合金膜、或它们的层叠膜形成的。

在栅极配线43及共用配线43a之上，形成作为第1绝缘膜的栅极绝缘膜11。栅极绝缘膜11是由氮化硅、氧化硅等绝缘膜形成的。

在栅极绝缘膜11之上形成半导体膜2。如图4a及图4b所示，半导体膜2还配置于源极配线44之下，与源极电极4的形成区域相匹配地形成为与栅极配线43交叉的直线状。源极配线44之下的半导体膜2的图案与栅极配线43正交。半导体膜2是由如非晶硅、多晶硅、in-ga-zn-o那样的氧化物半导体材料等形成的。

该直线状的半导体膜2还作为源极配线44的冗余配线起作用。即，即使在源极配线44断线的情况下，也由于半导体膜2是沿源极配线44配置的，因此能够防止电信号的中断。有时也与后述的欧姆接触膜3一起作为冗余配线起作用。

另外，直线状的半导体膜2的一部分在与栅极配线43的交叉部分支，沿栅极配线43延伸，并且延伸设置到像素47内。tft50是使用从与栅极配线43的交叉部分支出的半导体膜2的部分形成的。即，分支出的半导体膜2中的与栅极配线43(栅极电极)重复的部分成为构成tft50的有源区。半导体膜2例如是由非晶硅、多晶硅、in-ga-zn-o等氧化物半导体材料等形成的。

在半导体膜2之上形成掺杂了导电性杂质的欧姆接触膜3。在半导体膜2之上的大致整面形成欧姆接触膜3，但在成为tft50的沟道区域的部分(源极电极4和漏极电极5之间的区域)之上，欧姆接触膜3被除去。欧姆接触膜3例如是由高浓度地掺杂了磷(p)等杂质的n型非晶硅、n型多晶硅等形成的。此外，在半导体膜2由氧化物半导体材料构成的情况下，也可以不必形成欧姆接触膜。

半导体膜2的与栅极配线43重复的部分中的形成有欧姆接触膜3的区域为源极-漏极区域。如果参照图4a，则就半导体膜2而言，与栅极配线43重复的左侧的欧姆接触膜3之下的区域为源极区域，与栅极配线43重复的右侧的欧姆接触膜3之下的区域为漏极区域。而且，半导体膜2的被源极区域和漏极区域夹着的区域为沟道区域51。

在欧姆接触膜3之上，源极配线44、源极电极4及漏极电极5是使用同一配线层形成的。在tft部，如图4a所示，在tft50的源极区域侧的欧姆接触膜3之上形成源极电极4，在漏极区域侧的欧姆接触膜3之上形成漏极电极5。将这样结构的tft50称为“沟道蚀刻型tft”。在源极配线-像素电极部，如图4b所示，源极配线44隔着欧姆接触膜3形成在半导体膜2之上，配置为在与栅极配线43交叉的方向直线地延伸。

tft50的源极电极4和漏极电极5分离，源极电极4与源极配线44相连。即，源极配线44在与栅极配线43的交叉部分支而沿栅极配线43延伸设置，该延伸设置的部分成为源极电极4。构成源极配线44、源极电极4及漏极电极5的导电膜与欧姆接触膜3相同地，在半导体膜2之上的大致整面形成，但在成为tft50的沟道区域51的部分之上被除去。

在本实施方式中，构成源极配线44、源极电极4及漏极电极5的第2导电膜例如是由cr、al、ta、ti、mo、w、ni、cu、au、ag等、以它们为主成分的合金膜、或它们的层叠膜形成的。

根据以上说明可知，半导体膜2配置于源极配线44、源极电极4及漏极电极5之下的大致整个区域、位于栅极配线43之上的源极电极4与漏极电极5之间的沟道区域51。另外，欧姆接触膜3分别配置于源极配线44、源极电极4、漏极电极5与半导体膜2之间。

漏极电极5与在像素47的区域(被源极配线44和栅极配线43包围的区域)的大致整面形成的像素电极6电连接。像素电极6是由ito(indiumtinoxide)等透明导电膜形成的。

如图2～图5a、5b所示，像素电极6具有直接重叠于漏极电极5之上的部分。即，在该部分，像素电极6的下表面与漏极电极5的上表面直接接触。另外，像素电极6覆盖漏极电极5之上的大致整面。但是，像素电极6的沟道区域侧的端部配置于与漏极电极5的沟道区域侧的端部大致相同的位置。因此，漏极电极5的沟道区域侧的端面没有被像素电极6覆盖。

如上所述，通过采用使像素电极6的一部分直接重叠于漏极电极5而没有隔着绝缘膜的结构，从而不需要用于将像素电极6和漏极电极5电连接的接触孔，能够减少照相制版工序。另外，由于不需要确保配置该接触孔的区域，因此还具有能够提高像素47的开口率的优点。

另外，如图2～图5a、5b所示，与像素电极6同层的第1透明导电膜图案6a也直接重叠地形成于源极电极4及源极配线44之上的大致整面。源极电极4之上的第1透明导电膜图案6a的沟道区域侧的端部配置于与源极电极4的沟道区域侧的端部大致相同的位置。因此，源极电极4的沟道区域侧的端部没有被第1透明导电膜图案6a覆盖。

这样，与像素电极6同层的第1透明导电膜图案6a形成在使用第1金属膜形成的源极配线44、源极电极4及漏极电极5之上的大致整面。特别地，源极配线44之上的第1透明导电膜图案6a还作为源极配线44的冗余配线起作用。即，即使在源极配线44断线的情况下，也由于第1透明导电膜图案6a是沿源极配线44配置的，因此能够防止电信号的中断。

像素电极6(第1透明导电膜图案6a)之上被第2绝缘膜即层间绝缘膜12覆盖。层间绝缘膜12是由氮化硅、氧化硅等形成的。在层间绝缘膜12之上形成由ito等第2透明导电膜构成的相对电极8。层间绝缘膜12在作为tft50的保护膜起作用的同时，还作为像素电极6和相对电极8之间的层间绝缘膜起作用。除了狭缝8a，相对电极8至少遍及于tft阵列基板的显示区域41内的整面形成。因此，相对电极8在膜厚方向隔着层间绝缘膜12与像素电极6相对。

这里，由于相对电极8在本实施方式中为重要的要素，因此在后面详细进行说明，先对相对电极8和共用配线43a的连接构造进行说明。如图6所示，相对电极8经由贯穿层间绝缘膜12及栅极绝缘膜11的接触孔13，与被供给共用电位的共用配线43a电连接。

下面，与现有的像素即第2像素的构造进行比较而对本实施方式涉及的第1像素的构造进行。如图3、图5a所示，就现有的像素即第2像素47b而言，相对电极8隔着层间绝缘膜12与像素电极6相对配置，设置有用于在相对电极8与像素电极6之间产生边缘电场的狭缝8a。由于在狭缝8a附近，在像素电极6和相对电极8之间产生边缘电场，因此对液晶的取向方向、偏振状态进行控制，由此进行正常的显示。

另一方面，如图2的像素47a所示，就本实施方式涉及的第1像素而言，在相对电极8处没有形成狭缝8a。后面会对制造方法进行说明，这是针对预先通过检查判明产生了亮点缺陷的像素，设为没有狭缝的构造。

这样，通过有意地不设置狭缝8a而是使相对电极8以板状残留下来，从而即使在tft50与从栅极配线43供给的栅极信号对应地接通，将供给至源极配线44的显示电压(显示数据)施加到像素电极6时，在相对电极8和像素电极6之间也不产生边缘电场。

因此，就来自背光单元的光而言，即使是阵列基板侧(背面侧)的偏光板也没有使其变为直线偏振，所以没有通过液晶层，其偏振状态没有产生变化。

另外，由于在第1像素处没有产生边缘电场，因此通过相对基板侧(视觉辨认侧)的偏光板的光量也没有产生变化。这里，就本实施方式涉及的液晶显示面板而言，在没有产生边缘电场的情况下是成为暗点显示的常黑。即，第1像素47为黑色显示像素。通过这样的构造，能够将原本应该产生亮点缺陷的像素修复为暗点缺陷。

在本实施方式中，图示出相对电极没有狭缝的构造并进行了说明，但并不限于完全没有狭缝的构造。即使是通过局部去掉狭缝，从而与第2像素相比减小了狭缝的面积的情况，只要减小狭缝的面积就能够将亮点设为暗点。此外，为了将亮点缺陷变换为暗点缺陷，优选将狭缝面积减少大于或等于其90％。

另外，在本实施方式1中，对相对电极与像素电极相比处于上层的构造进行了说明，但相反，也能够应用于像素电极与相对电极相比处于上层的构造。在该情况下，没有进行狭缝的形成的对象不是相对电极而是像素电极。

另外，在图2、3中示出了相对电极8在显示区域41内的整面是相连的，但相对电极8的形状并不限于此。如图2、3所示，由于各像素47的相对电极8经由接触孔13与共用配线43a电连接，因此只要对共用配线43a的每一者施加相同的信号(电压)，则也可以是夹着栅极配线43而相邻的像素47的相对电极8彼此分离。另外，相对电极8也可以以每个像素为单位分离。

另外，相对电极8的狭缝的方向可以为任意方向。并且，对于各相对电极8，狭缝的长度方向也可以不同。相对电极8的形状例如为齿状等，只要在相对电极8与像素电极6之间能够产生边缘电场即可。

另外，本发明的应用并不限于具有tft的tft阵列基板，能够广泛应用于具有像素电极直接重叠地形成于各像素的tft的漏极电极之上的结构的tft阵列基板。并且，对于tft的漏极电极和像素电极隔着绝缘膜形成于不同的层，两者经由在该绝缘膜开设的接触孔连接那样的ffs型的tft阵列基板，也能够应用本实施方式。

制造方法

接着，对液晶显示装置的制造方法，特别是对tft阵列基板的制造方法进行说明。图7a、7b～图18a、18b是tft阵列基板的制造工序图。在图7a、7b～图18a、18b各图中示出，各工序中的tft～像素电极部的剖面(图2的a1-a2剖面)及源极配线-像素电极部的剖面。为了更容易理解地说明本发明特征，作为源极配线-像素电极部的剖视图，与像素的构造时的说明相同地示出由图2的b1-b2所示的位置处的剖视图。

首先，对玻璃等透明的绝缘性基板1进行清洗，在其整面通过例如溅射法、蒸镀法等对cr、ag、ta、ti、mo、w、ni、cu、au、ag、以它们为主成分的合金膜、或由它们的层叠膜构成的第1金属膜进行成膜。

然后，在第1金属膜之上对抗蚀层(未图示)进行涂敷，从光掩膜上对该抗蚀层进行曝光，使抗蚀层感光。对感光后的抗蚀层进行显影而图案化，形成抗蚀图案。然后，通过将该抗蚀图案作为掩模的蚀刻将第1金属膜图案化而形成栅极配线43(栅极电极)及共用配线43a，之后，除去抗蚀图案。图7a及图7b示出此时的构造。

下面，将这样的图案形成工艺中的用于形成抗蚀图案的一系列工序称为“光刻工序”，将使用了抗蚀图案的图案化工序称为“蚀刻工序”，将除去抗蚀图案的工序称为“抗蚀层除去工序”。通过上述第1光刻工序、第1蚀刻工序及第1抗蚀层除去工序，如图7a及图7b所示，使由第1金属膜构成的栅极配线43(栅极电极)及共用配线43a形成于基板1之上。

然后，以覆盖栅极配线43及共用配线43a的方式，以成为栅极绝缘膜11的第1绝缘膜、半导体膜2、欧姆接触膜3的顺序进行成膜。通过等离子体cvd(chemicalvapordeposition)、常压cvd、减压cvd等，在基板1的整面对它们进行成膜。

作为栅极绝缘膜11，能够使用氮化硅、氧化硅等。以防止由产生小孔等膜缺损造成的短路为目的，优选栅极绝缘膜11分为多次进行成膜。作为半导体膜2，能够使用非晶硅、多晶硅等。另外，作为欧姆接触膜3，能够使用高浓度地添加了磷(p)等杂质的n型非晶硅、n型多晶硅等。作为半导体膜2，也可以通过溅射法对in-ga-zn-o等氧化物半导体膜进行成膜。在该情况下，也可以不要欧姆接触膜。

然后，在欧姆接触膜3之上，通过例如溅射法、蒸镀法等对cr、ag、ta、ti、mo、w、ni、cu、au、ag、以它们为主成分的合金膜、或由它们的层叠膜构成的第2金属膜进行成膜。

接着，通过第2光刻工序形成抗蚀图案，通过将其作为掩模的第2蚀刻工序，对第2金属膜、欧姆接触膜3、半导体膜2依次进行蚀刻。图8a及图8b示出此时的构造。

在该第2蚀刻工序中，第2金属膜被图案化为由源极配线44、从该源极配线44分支而延伸至tft50的形成区域的金属膜40构成的形状。从源极配线44分支出的金属膜40在之后的工序中被分离为2个，成为源极电极4及漏极电极5。即，在此时，在成为tft50的沟道区域51的部分残留有第2金属膜(金属膜40)，成为源极电极4和漏极电极5相连的状态。即，在第2蚀刻工序中，形成彼此相连的状态的源极电极4及漏极电极5、与源极电极4连接的源极配线44。

另外，对于欧姆接触膜3及半导体膜2，也与第2金属膜的图案化相同地使用掩模而进行蚀刻(实质上，被图案化后的第2金属膜成为掩模)。由此，欧姆接触膜3及半导体膜2被图案化为与第2金属膜相同的形状。

这样，由于第2金属膜的图案化、欧姆接触膜3及半导体膜2的图案化使用相同的掩模，因此能够合并为1次蚀刻工序(第2蚀刻工序)。之后，进行除去在第2光刻工序中形成的抗蚀图案的第2抗蚀层除去工序。

接着，通过溅射法等在基板1的整面对成为像素电极6的第1透明导电膜60进行成膜。图9a及图9b示出此时的构造。作为第1透明导电膜60，能够使用ito等。

然后，通过第3光刻工序，以形成第1透明导电膜图案6a和像素电极6的方式利用抗蚀膜(未图示)进行覆盖，通过第3蚀刻工序形成该图案。

此外，在第3蚀刻工序中，在将没有被上述抗蚀膜覆盖的第1透明导电膜60和第2金属膜40蚀刻除去后，还除去在沟道区域51露出的欧姆接触膜3。并且，虽然未图示但实际上，由于有时会因欧姆接触膜3局部地残留而引起亮点缺陷故障，因此半导体膜2的表面也多数被稍微蚀刻除去。图10a及图10b示出此时的构造。

此外，在上述说明中说明了，在第3蚀刻工序中，在第1透明导电膜60、第2金属膜40、欧姆接触膜3及半导体膜2的蚀刻时，第3光刻工序中形成的抗蚀图案成为蚀刻掩模。但是，也可以将该图案化后且除去了上述抗蚀图案的状态下的第1透明导电膜图案6a(包含像素电极6)作为掩模而进行第2金属膜40、欧姆接触膜3及半导体膜2的蚀刻。之后，通过第3抗蚀层除去工序，除去第4光刻工序中形成的抗蚀图案。

接着，对成为层间绝缘膜12的第2绝缘膜进行成膜。图11a及图11b示出此时的构造。就层间绝缘膜12而言，通过cvd法、旋涂玻璃(sog：spin-onglass)等在基板1整面对例如氮化硅、氧化硅等无机绝缘膜进行成膜。由此，像素电极6及第1透明导电膜图案6a被层间绝缘膜12覆盖。另外，半导体膜2的沟道区域51被层间绝缘膜12覆盖。

接着，通过第4光刻工序及第4蚀刻工序，形成将层间绝缘膜12及栅极绝缘膜11贯穿的接触孔13。如图6所示，以到达共用配线43a的方式形成接触孔13。

虽然省略了图示，但在边框区域42，使用与栅极配线43同层的配线层(第1金属膜)或与源极配线44同层的配线层(第2金属膜)形成有用于使栅极配线43连接于扫描信号驱动电路45的端子(栅极端子)、用于使源极配线44连接于显示信号驱动电路46的端子(源极端子)。在第4光刻工序及第4蚀刻工序中，还形成到达这些端子的接触孔。

之后，通过第4抗蚀层除去工序，除去第4光刻工序中形成的抗蚀图案。

接着，在层间绝缘膜12之上，通过溅射法等在基板1整面对成为相对电极8的第2透明导电膜80进行成膜。

作为第2透明导电膜80，能够使用a-ito(非晶质ito膜)膜等非晶质的透明导电膜。在实施方式1中，后面会进行叙述，通过对a-ito膜进行加热，形成不被蚀刻的膜(蚀刻妨碍层)。因此，设为不但是透明导电膜而且具有在蚀刻工序后施加热处理的性质的膜。

然后，在第2像素处如之后说明那样，通过第5光刻工序，将第2透明导电膜图案化，如图3、图5a所示那样形成具有狭缝8a的相对电极8。另一方面，在第1像素处如之后说明那样，如图2、图4a所示那样形成不具有狭缝8a的相对电极8。另外，如图6所示，在接触孔13的内侧也形成相对电极8，以与共用配线43a连接。

此时，在边框区域42，虽然未图示，但形成经由接触孔与栅极端子连接的焊盘(栅极端子焊盘)、经由接触孔与源极端子连接的焊盘(源极端子焊盘)。

如上所述，在本实施方式中，特征在于仅在产生亮点缺陷的第1像素的相对电极不设置狭缝的构造。下面，一边对第1像素和第2像素进行对比，一边对相对电极8的制造方法进行说明。

下面，使用剖视图对相对电极的图案化方法进行说明。图12a和图12b分别为第1像素和第2像素的tft～像素电极部的剖视图。图13a、图13b及其之后也同样如此。此外，tft～像素电极部的剖视图与沿图2或图3的a1-a2线的剖面对应。另外，图12a与第1像素对应，图12b与第2像素对应。图13a、图13b及其之后的图也同样如此。

在图12a、图12b中示出，在层间绝缘膜12之上，通过溅射法等在基板1的整面对成为相对电极8的第2透明导电膜80进行成膜后的状况。在此时，所有图均为相同状态。

接着，向预先通过光学式缺陷检查装置等确定为产生亮点缺陷的像素的第1像素的第2透明导电膜80进行激光的照射lr。图13a示出该状况。另一方面，由于没有向与图13b对应的第2像素照射激光，因此图13b与图12b相比没有产生变化。此外，关于对产生亮点缺陷的像素进行确定的方法，在后面举出典型的缺陷故障模式进行说明。

通过该激光的照射，第1像素的第2透明导电膜80的一部分变化为晶化后的透明导电膜80a。图14a示出该状况。另一方面，由于没有向与图14b对应的第2像素照射激光，因此图14b与图12b相比没有产生变化。

这里，作为照射激光的区域，可以是第1像素整体，也可以仅是与像素电极6重叠的区域。其原因在于，这样做就足以抑制边缘电场的产生。

作为激光的波长，适合的是光不会透过透明导电膜的波长，例如也可以是266nm。如果激光的功率过强，则有时会破坏第2透明导电膜80，相反如果过弱，则不能够将第2透明导电膜80充分晶化，需要适当调整。

作为激光照射装置，也可以使用例如cvd修复激光装置的激光。即便是其它装置，只要是能够局部地仅对第1像素施加热处理的装置，就能够进行这样的处理。

接着，如图15a、图15b所示那样通过第5光刻工序，形成抗蚀图案pr。该工序是用于通过接下来要进行的蚀刻来形成相对电极8和狭缝8a的工序，但不仅针对第2像素，针对第1像素也相同地进行。

接着，图16a、图16b示出进行了第5蚀刻的状态的剖视图。在该蚀刻工序中使用如草酸那样，与晶化后的透明导电膜相比非晶质的透明导电膜的蚀刻速度显著地高的蚀刻液(蚀刻剂)。

通过使用这样的蚀刻液，蚀刻除去在第2像素的相对电极8处露出的第2透明导电膜80，与此相对，没有将照射了激光的第1像素的晶化后的透明导电膜80a蚀刻除去。即，如图2、图4a所示，在第1像素形成没有形成狭缝的相对电极8。

另一方面，在第2像素，如图3、图5a所示那样形成具有狭缝8a的相对电极8。这样的差异也可以说是由于第1像素的第2透明导电膜80变化为晶化后的透明导电膜80a这一蚀刻妨碍层而产生的。

然后，除去抗蚀图案pr。图17a及图17b示出该状况。在该状态下，第1像素的第2透明导电膜被晶化，但没有照射激光的第2像素的第2透明导电膜依旧为非晶质。

也可以在之后的工序中通过退火装置等对基板整面施加热处理，从而使上述非晶质膜晶化。即，也可以使在阵列基板之上形成的第2透明导电膜80全部变化为晶化后的透明导电膜80a。图18a及图18b示出该状况。

(变形例)

在本实施方式涉及的制造方法中，对在第2透明导电膜80成膜后(如图12a及图12b所示)照射激光的制造方法进行了说明。作为照射激光的工序，也可以是在通过第5光刻工序形成了抗蚀图案后(如图15a及图15b所示)。下面使用tft～像素电极部的剖视图对该制造方法进行说明。

图19a和图19b分别为第1像素和第2像素的源极配线-像素电极部的剖视图。两图都示出在第5光刻工序后进行激光的照射lr的状况。在照射激光前，第1像素的第2透明导电膜80依旧为非晶质。

通过该激光的照射，第1像素的第2透明导电膜80在没有被抗蚀层pr覆盖的区域变化为晶化后的透明导电膜80a。图20a示出该状况。另一方面，由于没有向与图20b对应的第2像素照射激光，因此图20b与图19b相比没有产生变化。

关于激光的波长、功率的选定，与第1实施方式中说明过的相同，但在本变形例中还需要考虑避免对抗蚀层pr的损伤。

接着，图21a、图21b示出进行第5蚀刻，除去了抗蚀层pr的状态的剖视图。在该蚀刻工序中也使用如草酸那样，与晶化后的透明导电膜相比非晶质的透明导电膜的蚀刻速度显著地高的蚀刻液(蚀刻剂)。

通过使用这样的蚀刻液，蚀刻除去在第2像素的相对电极8处露出的第2透明导电膜80，与此相对，没有将照射了激光的第1像素的晶化后的透明导电膜80a蚀刻除去。即，如图2、图4a所示，在第1像素形成没有形成狭缝的相对电极8。另一方面，在第2像素形成具有狭缝8a的相对电极8。

关于图21a及图21b及其之后的工序，与实施方式1相同。图21a所示的第1像素的相对电极8仅在原本应该存在的狭缝部形成晶化后的透明导电膜80a，但不会影响液晶显示装置的显示特性。另外，在通过用退火装置等对基板整面施加热处理，从而使形成于阵列基板之上的第2透明导电膜80全部变化为晶化后的透明导电膜80a的情况下，变为如图18a及图18b所示那样的状态。

经过以上工序，完成tft阵列基板。这样，使用至少5次光刻工序，变为应用于ffs模式液晶显示装置的阵列基板。

在这样制作出的tft阵列基板之上，在之后的盒(cell)工序中形成取向膜。另外，在另外制作出的相对基板之上也相同地形成取向膜。然后，在各取向膜的与液晶的接触面，使用摩擦等方法实施在一个方向附加微小损伤的取向处理。之后，在基板周缘部涂敷密封材料，以规定间隔按照使得彼此的取向膜相向的方式贴合tft阵列基板和相对基板。在贴合了tft阵列基板和相对基板后，通过真空注入法等，在tft阵列基板和相对基板之间注入液晶，对该注入口进行封堵。由此，完成液晶盒。

然后，通过在液晶盒的两面粘贴偏光板，连接了驱动电路后，安装背光单元，从而完成液晶显示装置。

另外，在本实施方式1中，对在半导体膜的成膜和第2金属膜的成膜之间不包含光刻工序的制造方法进行了说明，但也可以包含光刻工序。即，光刻工序的总数会增加1个工序，但也可以是在将半导体膜、欧姆接触膜图案化后对第2金属膜进行成膜那样的制造方法。

实施方式2

在实施方式1中说明了针对判定为产生亮点缺陷的像素，通过使构成共用电极的透明导电膜晶化，从而形成在后续的蚀刻工序中不会被蚀刻的蚀刻妨碍层的制法。但是，在透明导电膜中，也存在例如像izo(indiumzincoxide)那样难以进行上述晶化的材料。

izo膜由于在蚀刻时的残渣少，因此具有能够防止在残渣上对绝缘膜进行了成膜时所产生的白浊(cloudiness)的优点。但是，izo为难以晶化的材料，因此在向实施方式1涉及的制造方法应用时并不是最佳的。本实施方式2的特征在于通过重新地成膜而形成蚀刻妨碍层，即使是难以晶化的透明导电膜也会取得相同的效果。

至形成成为层间绝缘膜12的第2绝缘膜，通过第4光刻工序形成接触孔13的工序为止，与实施方式1涉及的制造方法相同，因此省略说明。下面，使用剖视图进行说明。

图22a和图22b分别为第1像素和第2像素的tft～像素电极部的剖视图。图23a、图23b及其之后也同样如此。此外，tft～像素电极部的剖视图与沿图2或图3的a1-a2线的剖面对应。另外，图22a与第1像素对应，图22b与第2像素对应。图23a、图23b及其之后的图也同样如此。

在图22a中，在层间绝缘膜12之上，通过溅射法等在基板1整面对成为相对电极8的第2透明导电膜80进行成膜。图22a示出该状况。作为第2透明导电膜80的材质，也可以是难以进行第1实施方式中说明过的晶化的材质，例如也可以是izo。

在图23a中，在预先通过光学式缺陷检查装置等确定为产生亮点缺陷的像素的第1像素，对成为蚀刻妨碍层52的膜进行沉积。例如，也可以使用绝缘膜。绝缘膜并不限于像素47中通常使用的透明的膜，也可以是不透明膜。另外，不限于绝缘膜，也可以是导电膜。即，重要的是，为用于防止通过之后说明的蚀刻工序将第2透明导电膜80除去的妨碍层。另一方面，在第2像素，如图23b所示，没有设置这样的蚀刻妨碍层。

这里，作为形成蚀刻妨碍层52的区域，可以是第1像素整体，也可以仅是与像素电极6重叠的区域。其原因在于，这样做就足以抑制边缘电场的产生。另外，作为局部地仅在第1像素形成蚀刻妨碍层的装置，也可以使用大气压等离子体cvd装置等。

接着，如图24a及图24b所示那样通过第5光刻工序，形成抗蚀图案pr。该工序是用于通过接下来要进行的蚀刻形成相对电极8和狭缝8a的工序，但不仅针对第2像素，针对第1像素也进行该工序。

接着，图25a、图25b示出进行了第5蚀刻的状态的剖视图。在该第5蚀刻工序中，使用与蚀刻妨碍层52相比第2透明导电膜80的蚀刻速度显著地高的蚀刻液(蚀刻剂)。例如，在蚀刻妨碍层52为氧化硅、氮化硅等绝缘物的情况下，作为蚀刻液，除了草酸之外也可以使用王水等。

通过使用这样的蚀刻液，蚀刻除去在第2像素的相对电极8处露出的第2透明导电膜80，与此相对，没有将第1像素处被蚀刻妨碍层52覆盖的第2透明导电膜80蚀刻除去。即，如图2、图4a所示，在第1像素形成没有形成狭缝的相对电极8。

另一方面，在第2像素，如图3、图5a所示那样形成具有狭缝8a的相对电极8。这样的差异也可以说是由于在第1像素形成了蚀刻妨碍层52而产生的。

然后，除去抗蚀图案pr。图26a及图26b示出该状况。这样，在实施方式2中，即使在作为第2透明导电膜使用了难以晶化的材料的情况下，也能够制造仅在确定为产生亮点缺陷的像素的第1像素的相对电极没有形成狭缝的构造。由此，能够将亮点缺陷修复为暗点缺陷。

此外，在作为第2透明导电膜使用了非晶质的ito膜的情况下，也可以在之后的工序中通过退火装置等对基板整面施加热处理，从而使非晶质膜晶化。即，也可以将在阵列基板之上形成的第2透明导电膜80全部晶化。

另外，在作为蚀刻妨碍层52使用了不透过光的材料的情况下，也可以在第5蚀刻后、除去抗蚀图案后，除去该蚀刻妨碍层52。

(变形例)

在实施方式2中，形成蚀刻妨碍层的工序位于第2透明导电膜的形成后，但也可以位于通过第5光刻工序形成抗蚀图案pr后(如图24a及图24b所示)。下面同样使用tft～像素电极部的剖视图对该制造方法进行说明。

图27a和图27b分别为第1像素和第2像素的tft～像素电极部的剖视图。在与第1像素对应的图27a中示出在第5光刻工序后形成了蚀刻妨碍层52的状况。另一方面，在与第2像素对应的图27b中没有形成上述妨碍层。此外，在形成蚀刻妨碍层52时，需要考虑不对抗蚀图案pr造成物理、化学的损伤、变质。

接着，图28a、图28b示出进行了蚀刻的状态的剖视图。在该第5蚀刻工序中，也使用与蚀刻妨碍层52相比第2透明导电膜80的蚀刻速度显著地高的蚀刻液(蚀刻剂)即可。

通过使用这样的蚀刻液，蚀刻除去在第2像素的相对电极8处露出的第2透明导电膜80，与此相对，没有将第1像素处被蚀刻妨碍层52覆盖的透明导电膜80a蚀刻除去。即，如图2、图4a所示，在第1像素形成没有形成狭缝的相对电极8。另一方面，在第2像素形成具有狭缝8a的相对电极8。然后，除去抗蚀图案pr。图29a及图29b示出该状态。关于这之后的状态，由于与实施方式2相同，因此省略说明。

在本变形例中，也能够取得与实施方式2相同的效果。此外，在本实施方式中，对作为第2透明导电膜的材质应用难以晶化的izo的例子进行了说明，但也可以应用容易晶化的ito。也可以使用itzo。

实施方式3

在实施方式1、2涉及的制造方法中，通过使构成相对电极的透明导电膜局部地晶化，或进行新的成膜，从而将亮点缺陷修复为暗点缺陷。实施方式3提供不追加上述新的工序，就取得相同的效果的制造方法。

对实施方式1、2的第5光刻工序中的照相制版装置的感光性抗蚀层使用了正型抗蚀层的制造方法进行了说明，在基板整面涂敷感光性抗蚀层，从光掩膜之上对该感光性抗蚀层进行曝光，通过显影液除去被感光的抗蚀层部分而图案化，形成抗蚀图案。另一方面，在替代正型抗蚀层而使用了负型抗蚀层的情况下，成为如下制造方法，即，被感光的抗蚀层部分即使暴露于显影液也不会被除去而是残留下来，另一方面，没有感光的抗蚀层部分被显影液除去，由此形成抗蚀图案。

在实施方式3中，特征在于，在第5光刻工序中涂敷负型抗蚀层，使该抗蚀层感光后，追加地仅对预先确定为产生亮点缺陷的像素的第1像素的抗蚀层进行感光的方法。下面，使用剖视图进行说明。

图30a和图30b分别为第1像素和第2像素的tft～像素电极部的剖视图。图31a、图31b及其之后也同样如此。此外，tft～像素电极部的剖视图与沿图2或图3的a1-a2线的剖面对应。另外，图30a与第1像素对应，图30b与第2像素对应。图31a、图31b及其之后的图也具有相同的对应关系。

图30a、图30b是表示在第2透明导电膜80之上涂敷了用于第5光刻工序的负型感光性抗蚀层npr的状况的剖视图。在该状况下，图30a、图30b均是相同的。

接着，如图31a、图31b所示，通过第5光刻工序对该感光性抗蚀层npr进行曝光。此时的曝光图案掩模pm1用于与第1像素、第2像素无关地，在相对电极8形成狭缝8a。具体而言，是以不向与相对电极8处形成狭缝8a的区域相当的负型抗蚀层npr照射曝光的光的方式形成有遮光部pmd而并非透光部pmt的掩模。图32a、图32b示出曝光后的状况。

在图32a及图32b中，在完成了曝光的区域形成抗蚀层pr，在没有被曝光的区域残留抗蚀层npr。这里，换句话说，抗蚀层npr为曝光前的抗蚀层，抗蚀层pr为曝光后的抗蚀层。此外，在该状况下，同样地，图32a和图32b示出相同状况。

接着，仅对预先通过光学式缺陷检查装置等确定为产生亮点缺陷的像素的第1像素，追加进行曝光照射。这里，作为照射曝光的区域，可以是第1像素整体，也可以仅是与像素电极6重叠的区域。其原因在于，这样做就足以抑制边缘电场的产生。图33a示出曝光后的状况。在图32a中抗蚀层npr和抗蚀层pr并存，但在图33a中抗蚀层npr通过追加曝光而变化为抗蚀层pr。此外，图33b为用于比较的图，与图32b相同。

这样，在仅对第1像素的抗蚀层进行追加曝光的情况下，需要向曝光装置读入与预先通过光学式缺陷检查装置等确定为产生亮点缺陷的像素的像素相关的位置信息。而且，优选为能够与该位置信息对应地进行局部曝光的装置。例如，也可以使用直接描绘方式的曝光装置、具有直接描绘方式的曝光功能的曝光装置。另外，也可以是在曝光装置中安装光学式缺陷检查装置，能够在检测出成为亮点缺陷的第1像素后接着进行追加曝光的装置。

接着，进行显影。在负型感光抗蚀层中，被曝光的抗蚀层即抗蚀层pr残留下来，没有被曝光的抗蚀层即抗蚀层npr被除去。图34a及图34b示出显影后的状况。在示出第1像素的图34a中，以覆盖像素电极6的方式残留有抗蚀层pr，与此相对，在示出第2像素的图34b中，除去了与狭缝8a相当的区域的抗蚀层。

接着，图35a及图35b示出在进行了第2透明导电膜的蚀刻后，除去了抗蚀层pr的状况。在使用了实施方式3涉及的制造方法的情况下，也能够制造仅在确定为产生亮点缺陷的像素的第1像素的相对电极没有形成狭缝的构造。由此，能够将亮点缺陷修复为暗点缺陷。

在本实施方式3中，不追加局部地使透明导电膜晶化或进行新的成膜等新的工序，仅变更照相制版工序的曝光方法，就与实施方式1、2相同地取得能够将亮点缺陷修复为暗点缺陷的效果。另外，如果追加新的工序则存在引起其它故障的可能性，但在本实施方式3中优点在于这样的可能性显著地低。

产生亮点缺陷的像素的确定方法

在实施方式1～3中说明了通过在修复前预先确定出产生亮点缺陷的像素即第1像素，仅局部地对该第1像素进行修复而设为暗点缺陷的制造方法。下面，对确定上述第1像素的方法进行说明。

作为对成为上述亮点的第1像素47进行确定的方法，通常是通过图案缺陷检查装置或光学检查装置或者电气检查装置，提取特征性的缺陷用于确定成为亮点的像素。能够引起亮点缺陷的缺陷的模式存在多个，但基本上是源极配线和漏极电极由于导电膜而电短路的缺陷。

源极配线和漏极电极通常仅经由薄膜晶体管的沟道区域连接，但在能够引起亮点缺陷的像素处，在沟道区域或沟道区域之外产生了将两者电短路的其它路径。此外，由于漏极电极和像素电极通常是电连接的，因此例如即使源极配线和像素电极短路也能够引起亮点故障这一点是相同的。而且，作为该路径，主要可以是构成欧姆接触膜、像素电极、源极配线的导电膜。下面，对各种缺陷模式进行说明。

图36至图42示出阵列工序中主要成为亮点像素的缺陷模式。图36～图38是源极电极4和漏极电极5电连接的模式。图39～图42是源极配线44和像素电极6间相连的模式。图36～图38是tft～像素电极部的剖视图，与沿图2或图3的a1-a2线的剖面对应。图39～图42是源极配线-像素电极部的剖视图，与沿图2或图3的b1-b2线的剖面对应。

亮点模式1

在源极电极4和漏极电极5间的半导体膜2没有被适量蚀刻而残留下来的情况下，成为呈现为亮点的像素47(图36)。作为在图36所示的该模式下将源极配线44和漏极电极5电短路的路径，想到局部残留于沟道区域51的欧姆接触膜。通过上述路径，从源极配线经过漏极电极始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式1进行检测时，以在沟道区域51是否没有变色这一观点进行检测即可。

亮点模式2

在残留了源极电极4和漏极电极5间的欧姆接触膜3的情况下，成为呈现为亮点的像素47(图37)。作为在图37所示的该模式下将源极配线和漏极电极电短路的路径，为残留于沟道区域51的欧姆接触膜。通过上述路径，从源极配线经过漏极电极始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式2进行检测时，以在沟道区域51是否没有变色这一观点进行检测即可。

亮点模式3

在源极电极4和漏极电极5间的金属膜相连的情况下，成为呈现为亮点的像素47(图38)。在图38中，图案异常部53在源极电极4和漏极电极5之间，形成为与源极电极4和漏极电极5成为一体。作为在图38所示的该模式下将源极配线和漏极电极电短路的路径，为图案异常部53，具体而言是残留于沟道区域的金属膜。在实施方式1中，是第2金属膜。

通过上述路径，从源极配线经过漏极电极始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式3进行检测时，以在沟道区域51，横跨源极电极4和漏极电极5是否没有第2金属膜40的图案这一观点进行检测即可。

亮点模式4

在处于源极配线44下层的半导体膜2与像素电极6相连的情况下，成为呈现为亮点的像素47(图39)。在图39中，图案异常部53在半导体膜2和像素电极6之间，形成为与半导体膜2成为一体。作为在图39所示的该模式下将源极配线和像素电极电短路的路径，为半导体膜。具体而言是硅膜、氧化物半导体膜。在实施方式1中，是半导体膜2。

通常，由于半导体膜2具有高电阻，因此仅仅是连接不一定会从源极配线将显示电压施加于像素电极。但是，在作为显示装置进行组装，来自背光的光被照射到上述半导体膜，通过光载流子的产生导致半导体膜的导电率增加的情况下，经由半导体膜从源极配线始终将显示电压施加于像素电极，因此在该情况下也产生亮点缺陷。换言之，在光透过部形成有半导体膜的情况下，该半导体膜也可以成为构成引起亮点缺陷的短路路径的导电膜。在通过例如光学式缺陷检查装置对该亮点模式4进行检测时，以横跨在像素电极6和源极配线44之间是否没有半导体膜2的图案这一观点进行检测即可。

亮点模式5

在处于源极配线44下层的欧姆接触膜3与像素电极6相连的情况下，成为呈现为亮点的像素47(图40)。在图40中，图案异常部53在半导体膜2和欧姆接触膜3的层叠体与像素电极6之间，形成为与半导体膜2和欧姆接触膜3的层叠体成为一体。作为在图40所示的该模式下将源极配线和像素电极电短路的路径，主要为欧姆接触膜。

由于欧姆接触膜为导电膜，因此通过上述路径，从源极配线始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式5进行检测时，以横跨于像素电极6和源极配线44之间是否没有欧姆接触膜3的图案这一观点进行检测即可。

亮点模式6

在源极配线44与像素电极6相连的情况下，成为呈现为亮点的像素47(图41)。在图41中示出源极配线44的图案异常部53。作为在该模式下将源极配线和像素电极电短路的路径，为与源极配线形成为一体的第2金属膜。通过上述路径，从源极配线始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式6进行检测时，以横跨于像素电极6和源极配线44之间是否没有第2金属膜的图案这一观点进行检测即可。

亮点模式7

在处于源极配线44上层的透明导电膜6a与像素电极6相连的情况下，成为呈现为亮点的像素47(图42)。在图42中也与图41相同地，示出源极配线的图案异常部53。但是，在该模式下将源极配线和像素电极电短路的路径不是金属膜，是与源极配线形成为一体的透明导电膜6a。在实施方式1中，是第1透明导电膜图案6a。通过上述路径，从源极配线始终将显示电压施加于像素电极，由此产生亮点缺陷。在通过例如光学式缺陷检查装置对该亮点模式7进行检测时，以横跨于像素电极6和源极配线44之间是否没有第2透明导电膜80的图案这一观点进行检测即可。

作为对上述成为亮点的像素(第1像素)进行检测的工序，只要在实施实施方式1～3前就可以进行确定。但是，在没有形成引起亮点的导电膜的情况下不能够进行检测。就对于检测来说优选的工序而言，可以在像素电极6的图案形成后或层间绝缘膜12的图案形成后。这是因为能够对亮点模式1～7全部模式进行检测。