阵列基板及其制造方法、显示面板及显示模组与流程

本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板及显示模组。

背景技术：

随着“全面屏”时代的到来，高屏占比的显示屏幕备受消费者青睐，为了适应这一潮流，屏幕制造商纷纷选用cof(chiponfilm,常称覆晶薄膜)模组工艺，即，将驱动ic固定于柔性线路板上，以减少屏幕的边框占用空间，实现超窄边框产品的制备。

然而，为了实现超窄边框就需要减小cof的单层区宽度，而这又给cof的拉拔力保障带来难度，导致降低单层区宽度与通过cof的拉拔力测试成为不可调和的矛盾。为此，目前亟需一种能够同时实现单层区宽度满足要求和通过cof的拉拔力测试的产品。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其制造方法、显示面板及显示模组，用于在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。

为实现上述目的，本发明提供了一种阵列基板，包括设置在显示区的数据线、栅线和间隔设置在绑定区的凸块单元，所述凸块单元包括：

与所述栅线同层设置的多个栅线凸块层，各个所述栅线凸块层与各条所述数据线一一对应的连接，每个所述栅线凸块层包括主体部和设置在所述主体部中的多个镂空部；及

与所述数据线同层设置的数据线凸块层，所述数据线凸块层覆盖所有所述栅线凸块层，且所述数据线凸块层与每个所述主体部的厚度之和小于所述数据线凸块层在每个所述镂空部位置处的厚度。

可选的，所述凸块单元还包括导电层，所述导电层覆盖所述数据线凸块层，且所述导电层、所述数据线凸块层和每个所述主体部的厚度之和小于所述导电层和所述数据线凸块层在每个所述镂空部位置处的厚度之和。

可选的，所述导电层为导电金属氧化物层。

可选的，对于每个所述栅线凸块层，所述主体部包括沿平行于所述数据线的第一方向，和/或沿倾斜于所述数据线的第二方向间隔设置的多个分块，相邻的两个所述分块之间的间隔构成所述镂空部。

可选的，多个所述分块相互独立；或者，

所述栅线凸块层还包括与各个所述分块连接的连接部。

可选的，每个所述分块呈条状；所述分块的长度方向与所述第一方向相互平行；或者，所述分块的长度方向与所述第二方向相互平行；或者，所述分块的长度方向与所述第一方向之间的夹角大于0度且小于45度。

可选的，所述镂空部为在所述主体部上形成的沿其厚度方向贯通的通孔。

可选的，多个所述通孔沿平行于数据线的第一方向，和/或沿倾斜于栅线的第二方向间隔设置。

作为另一个技术方案，本发明还提供一种阵列基板的制造方法，所述阵列基板包括设置在显示区的数据线、栅线和设置在绑定区的凸块单元，该方法包括：

形成栅线材料层；

通过构图工艺使所述栅线材料层形成包括栅线和多个栅线凸块层的图形；各个所述栅线凸块层用于与各条所述数据线一一对应的连接，每个所述栅线凸块层包括主体部和设置在所述主体部中的多个镂空部；

在图形化的所述栅线材料层上形成数据线材料层；

通过构图工艺使所述数据线材料层形成包括数据线和数据线凸块层的图形；所述数据线凸块层覆盖所有所述栅线凸块层，且所述数据线凸块层与每个所述主体部的厚度之和小于所述数据线凸块层在每个所述镂空部位置处的厚度。

可选的，在所述通过构图工艺使所述数据线材料层形成包括数据线和数据线凸块层的图形的步骤之后，还包括：

在图形化的数据线材料层上形成覆盖所述数据线凸块层的导电层，所述导电层、所述数据线凸块层和每个所述主体部的厚度之和小于所述导电层和所述数据线凸块层在每个所述镂空部位置处的厚度之和。

作为另一个技术方案，本发明还提供一种显示面板，包括本发明提供的上述阵列基板。

作为另一个技术方案，本发明还提供一种显示模组，包括显示面板和线路板，所述线路板绑定在所述显示面板的阵列基板的绑定区，所述阵列基板采用本发明提供的上述显示基板。

可选的，所述线路板为覆晶薄膜。

本发明的有益效果：

本发明所提供的阵列基板及其制造方法、显示面板及显示模组的技术方案中，每个栅线凸块层包括主体部和设置在该主体部中的多个镂空部；数据线凸块层覆盖所有栅线凸块层，且数据线凸块层与每个主体部的厚度之和小于数据线凸块层在每个镂空部位置处的厚度。这样，可以使数据线凸块层的远离栅线凸块层的表面形成凹凸面，从而可以增大其与cof之间的接触面积，进而可以增大cof的拉拔力，在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。

附图说明

图1为本发明第一实施例提供的阵列基板的区域划分图；

图2为本发明第一实施例提供的阵列基板的凸块单元的局部剖面图；

图3为本发明第一实施例采用的凸块单元中的栅线凸块层的结构图；

图4为本发明第二实施例采用的凸块单元中的栅线凸块层的结构图；

图5为本发明第三实施例采用的凸块单元中的栅线凸块层的一种结构图；

图6为本发明第三实施例采用的凸块单元中的栅线凸块层的另一种结构图；

图7为本发明第四实施例采用的凸块单元中的栅线凸块层的结构图；

图8为本发明第五实施例提供的阵列基板的凸块单元的剖面图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的阵列基板及其制造方法、显示面板及显示模组进行详细描述。

第一实施例

请参阅图1，本发明第一实施例提供的阵列基板包括显示区、位于该显示区一侧的扇出区(fan-out)、位于该扇出区外侧的单层区及位于显示区和单层区两侧的栅线凸块区。单层区中又进一步划分有绑定区。其中，数据线和栅线设置在显示区中；在绑定区中设置有凸块单元，用于与线路板绑定。该线路板例如为覆晶薄膜(chiponfilm,以下简称cof)。栅线凸块区中设置有栅线凸块，其与栅线连接，并通过单层区中的银浆与凸块单元连接。

请参阅图2，阵列基板包括玻璃基板1、依次设置在玻璃基板1上的缓冲层2和平坦层3，凸块单元包括栅线凸块层4和数据线凸块层5，其中，栅线凸块层4与栅线同层设置，即，均设置在平坦层3上，且栅线凸块层4为多个，并且沿x方向(平行于栅线的方向)间隔设置。图2仅示出了其中一个栅线凸块层4的剖视图。

图3示出了所有栅线凸块层4的俯视图。如图3所示，x方向为平行于栅线的方向；y方向为平行于数据线的第一方向；z方向为倾斜于数据线的第二方向，即，z方向相对于y方向倾斜，且夹角为a。每个栅线凸块层4包括主体部41和设置在该主体部41中的多个镂空部42。数据线凸块层5与数据线同层设置，且覆盖所有的栅线凸块层4，即，覆盖各个主体部41和各个镂空部42。并且，数据线凸块层5与每个主体部41的厚度之和小于数据线凸块层5在每个镂空部42位置处的厚度，这样，可以使数据线凸块层5的远离栅线凸块层4的表面的对应各个镂空部42的区域5a低于对应主体部41的区域5b，即，数据线凸块层5的远离栅线凸块层的表面形成凹凸面，从而可以增大其与cof之间的接触面积，进而可以增大cof的拉拔力，在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。换言之，在保证cof的拉拔力满足要求的前提下，可以适当减小单层区宽度，从而可以提升单层区布线空间。

具体地，在本实施例中，如图3所示，对于每个栅线凸块层4，主体部41包括沿x方向间隔设置的多个分块411，相邻的两个分块411之间的间隔构成镂空部42。由此，在x方向上，栅线凸块层4形成凹凸结构，从而使覆盖在其上的数据线凸块层5的远离栅线凸块层4的表面对应地形成凹凸面。

可选的，在图3中，每个分块411呈条状，且分块411的长度方向与z方向相互平行。例如，分块411为矩形、椭圆形等等。

在本实施例中，每个栅线凸块层4还包括与各个分块411连接的连接部43。借助连接部43，可以实现所有分块411之间的电导通。当然，在实际应用中，也可以不设置连接部43，即，多个分块411相互独立，而仅依靠数据线凸块层5来实现所有分块411之间的电导通。

第二实施例

在图3中，在z方向上，仅有一个分块411，但是本发明并不局限于此，如图4所示，本发明第二实施例提供的阵列基板，其与上述第一实施例相比，同样包括凸块单元，下面仅对本实施例与上述第一实施例之间的区别进行详细描述。

具体地，凸块单元包括沿x方向间隔设置的多个栅线凸块层4’，每个栅线凸块层4’包括主体部41’和设置在该主体部41’中的多个镂空部42’。主体部41’包括分别沿x方向和z方向间隔设置的多个分块411’，即，多个分块411’在x方向和z方向上呈阵列排布，相邻的两个分块411’之间的间隔构成镂空部42’。由此，在x方向和z方向上，栅线凸块层4’均形成凹凸结构，从而使覆盖在其上的数据线凸块层5的远离栅线凸块层4’的表面对应地形成凹凸面。

在图4中，可选的，每个分块411’呈条状，且分块411’的长度方向与z方向相互平行，但是，本发明并不局限于此，在实际应用中，每个分块411’也可以为长宽比等于1的形状，例如正方形或者圆形等等。

第三实施例

如图5所示，本发明第三实施例提供的阵列基板，其与上述第一、第二实施例相比，同样包括凸块单元，下面仅对本实施例与上述第一、第二实施例之间的区别进行详细描述。

具体地，凸块单元包括沿x方向间隔设置的多个栅线凸块层4”，每个栅线凸块层4”包括主体部41”和设置在该主体部41”中的多个镂空部42”。主体部41”包括沿z方向间隔设置的多个分块411”，相邻的两个分块411”之间的间隔构成镂空部42”。由此，在z方向上，栅线凸块层4”均形成凹凸结构，从而使覆盖在其上的数据线凸块层5的远离栅线凸块层4”的表面对应地形成凹凸面。

在图4中，可选的，每个分块411”呈条状，且分块411”的长度方向与x方向相互平行。例如，分块411”为矩形、椭圆形等等。

需要说明的是，在本实施例中，分块411”的长度方向与x方向相互平行，但是，本发明并不局限于此，在实际应用中，也可以使分块411”的长度方向与y方向之间的夹角大于0度且小于45度。例如，如图6所示，分块411”的长度方向为a方向，且a方向与y方向之间的夹角b大于0度且小于45度。

第四实施例

如图7所示，本发明第四实施例提供的阵列基板，其与上述第一至第三实施例相比，同样包括凸块单元，下面仅对本实施例与上述第一至第三实施例之间的区别进行详细描述。

具体地，凸块单元包括沿x方向间隔设置的多个栅线凸块层4”’，每个栅线凸块层4”’包括主体部41”’和设置在该主体部41”’中的多个镂空部42”’。其中，主体部41”’为整体式结构，而镂空部42”’为在主体部41”’上形成的沿其厚度方向贯通的通孔。

可选的，上述通孔在x方向和z方向上呈阵列排布，这样，在x方向和z方向上，栅线凸块层4”’均形成凹凸结构，从而使覆盖在其上的数据线凸块层5的远离栅线凸块层4”’的表面对应地形成凹凸面。

需要说明的是，在本实施例中，多个通孔沿x方向和z方向间隔设置，但是，本发明并不局限于此，在实际应用中，多个通孔也可以仅沿x方向或z方向间隔设置。

第五实施例

如图8所示，本发明第五实施例提供的阵列基板，其是在上述第一至第四实施例的基础上所作的改进。具体地，每个凸块单元还包括导电层6，该导电层6覆盖数据线凸块层5，且导电层6、数据线凸块层5和每个主体部的厚度之和小于导电层6和数据线凸块层5在每个镂空部位置处的厚度之和，即，导电层6的远离数据线凸块层5的表面的对应各个镂空部的区域6a低于对应主体部的区域6b。上述导电层6用于与cof连接。可选的，导电层6为导电金属氧化物层。

作为另一个技术方案，本发明实施例还提供一种阵列基板的制造方法，该阵列基板包括设置在显示区的数据线、栅线和设置在绑定区的凸块单元。该方法包括：

形成栅线材料层；

通过构图工艺使栅线材料层形成包括栅线和多个栅线凸块层的图形；各个栅线凸块层用于与各条数据线一一对应地连接，每个栅线凸块层包括主体部和设置在主体部中的多个镂空部；

在图形化的栅线材料层上形成数据线材料层；

通过构图工艺使数据线材料层形成包括数据线和数据线凸块层的图形；数据线凸块层覆盖所有栅线凸块层，且数据线凸块层与每个主体部的厚度之和小于数据线凸块层在每个所述镂空部位置处的厚度，即，数据线凸块层的远离栅线凸块层的表面的对应各个镂空部的区域低于对应主体部的区域。

这样，可以使数据线凸块层的远离栅线凸块层的表面形成凹凸面，从而可以增大其与cof之间的接触面积，进而可以增大cof的拉拔力，在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。

可选的，在上述通过构图工艺使数据线材料层形成包括数据线和数据线凸块层的图形步骤之后，还包括：

在图形化的数据线材料层上形成覆盖数据线凸块层的导电层，该导电层、数据线凸块层和每个主体部的厚度之和小于导电层和数据线凸块层在每个镂空部位置处的厚度之和，即，该导电层的远离数据线凸块层的表面的对应各个镂空部的区域低于对应主体部的区域。

上述导电层用于与cof连接。可选的，导电层为导电金属氧化物层。

作为另一个技术方案，本发明实施例还提供一种显示面板，包括本发明实施例提供的上述阵列基板。

本发明实施例提供的显示面板，其通过采用本发明实施例提供的阵列基板，在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。

作为另一个技术方案，本发明实施例还提供一种显示模组，包括显示面板和线路板，该线路板绑定在显示面板的阵列基板的绑定区，该阵列基板采用本发明实施例提供的上述显示基板。

可选的，线路板为覆晶薄膜(即，cof)。

本发明实施例提供的显示模组，其通过采用本发明实施例提供的阵列基板，在与现有技术采用的单层区宽度相同的条件下，保证cof的拉拔力满足要求，从而可以实现超窄边框产品的制备。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。