一种半导体结构及其制作方法与流程

本发明属于半导体集成电路领域，涉及一种半导体结构及其制作方法。

背景技术：

晶圆在x方向和y方向的翘曲程度通常是不同的，因为在每个晶圆中，x、y两个方向上的图形布局和图案密度不均衡。由于3dnand具有更厚的薄膜堆叠和刻蚀，这种不均衡的翘曲很容易在3dnand中增强。

传统的曝光方法由于曝光图形在x方向和y方向上的布局差异，通常会引起x方向和y方向上的应力不平衡，进而导致晶圆在刻蚀后的翘曲程度较高。

因此，如何设计一种新的半导体结构及其制作方法，以改善上述问题，成为本领域技术人员亟待解决的一个重要技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有的曝光制程容易导致晶圆在x方向及y方向上应力不平衡，进而导致晶圆在刻蚀后的翘曲变化的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：

提供一晶圆；

按照预设曝光程式在所述晶圆表面多次曝光，形成多个曝光区域，其中，相邻两个曝光区域的曝光图形的方向相差90°。

可选地，所述曝光区域呈矩形，且多个所述曝光区域的尺寸相同。

可选地，一个所述曝光区域中包含至少一个裸片。

可选地，多个所述曝光区域在x方向上排列成多列，在y方向上排列成多行，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，至少有两行的曝光区域数量不同，至少有两列的曝光区域数量不同。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，所有所述第二曝光区域的曝光图形的方向均相同，所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，至少有两个所述第一曝光区域的曝光图形的方向不同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域使用同一掩模版，或多个所述曝光区域使用的掩膜版中的图形相同。

可选地，所述半导体结构包括三维存储器件。

本发明还提供一种半导体结构，所述半导体结构包括：

晶圆；

多个曝光区域，位于所述晶圆表面，相邻两个所述曝光区域的曝光图形的方向相差90°。

可选地，所述曝光区域呈矩形，且多个所述曝光区域的尺寸相同。

可选地，一个所述曝光区域中包含至少一个裸片。

可选地，多个所述曝光区域在x方向上排列成多列，在y方向上排列成多行，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，至少有两行的曝光区域数量不同，至少有两列的曝光区域数量不同。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，所有所述第二曝光区域的曝光图形的方向均相同，所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，所有所述第一曝光区域的曝光图形的方向均相同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域划分为多个第一曝光区域及多个第二曝光区域，所述第一曝光区域与所述第二曝光区域在x方向上及y方向上均间隔排布，所述x方向与所述y方向在所述晶圆所在平面上相互垂直，其中，至少有两个所述第一曝光区域的曝光图形的方向不同，至少有两个所述第二曝光区域的曝光图形的方向不同，相邻的所述第一曝光区域与所述第二曝光区域的曝光图形的方向相差90°。

可选地，多个所述曝光区域使用同一掩模版，或多个所述曝光区域使用的掩膜版中的图形相同。

可选地，所述半导体结构包括三维存储器件。

如上所述，本发明的半导体结构及其制作方法采用棋盘光刻(checkerboardlithograph)的方法，使得布局和图案密度导致的应力在x和y方向上更加平衡，从而有利于降低晶圆翘曲度，进而保证加工过程中的翘曲窗口，特别是有利于保证后蚀刻工艺窗口。

附图说明

图1显示为一种示例晶圆上多个曝光区域的平面布局图。

图2显示为采用图1所示曝光区域布局的晶圆在x方向和y方向上的应力分布示意图。

图3显示为采用图1所示曝光区域布局的晶圆在x方向上的翘曲程度示意图。

图4显示为采用图1所示曝光区域布局的晶圆在y方向上的翘曲程度示意图。

图5显示为本发明的半导体结构的制作方法在晶圆表面形成的多个曝光区域的平面布局图。

图6显示为本发明的半导体结构的制作方法形成的第一曝光区域与第二曝光区域的方位变换示意图。

元件标号说明

101曝光区域

102晶圆

201第一曝光区域

202第二曝光区域

x、y方向

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局。

如图1所示，显示为一种示例晶圆上多个曝光区域的平面布局图，其中，多个曝光区域101在x方向、y方向上排列依次排列，且多个曝光区域的图形方向一致。需要指出的是，图中各个曝光区域右下角的圆圈仅为在图中标示图形方位而设置，无实际意义。

如图2所示，显示为采用图1所示曝光区域布局的晶圆102在x方向和y方向上的应力分布示意图，其中，箭头方向代表应力的方向，箭头长短代表应力的大小，即箭头越长，代表该区域的应力越大。

如图3、图4所示，分别显示为采用图1所示曝光区域布局的晶圆在x方向及y方向上的翘曲程度示意图，可见，由于应力不平衡，晶圆在x方向及y方向上的翘曲程度不一致。

本发明通过对上述结果分析，认为晶圆在x方向和y方向上的应力不平衡是由于曝光图形在x方向和y方向上的布局差异造成的，因此，本发明采用棋盘光刻的方法，使得布局和图案密度导致的应力可以在x和y方向上更加平衡，从而有利于降低晶圆翘曲度，进而保证加工过程中的翘曲窗口，特别是有利于保证后蚀刻工艺窗口。

实施例一

本实施例中提供一种半导体结构的制作方法，包括以下步骤：

s1：提供一晶圆；

s2：按照预设曝光程式在所述晶圆表面多次曝光，形成多个曝光区域，其中，相邻两个曝光区域的曝光图形的方向相差90°。

作为示例，请参阅图5，显示为多个曝光区域的平面布局图，其中，图中在每个曝光区域中采用圆圈标志了该曝光区域的图形方向。本实施例中，所述曝光区域优选为呈矩形，且多个所述曝光区域的尺寸相同。当然，所述曝光区域也可以呈其它形状，例如菱形、三角形、六边形等，此处不应过分限制本发明的保护范围。

作为示例，一个所述曝光区域中包含至少一个裸片(die)。一般情况下，一个所述曝光区域内包含多个裸片，多个裸片按照一定设计规则排列，通常无法修改。

作为示例，多个所述曝光区域使用同一掩模版，或多个所述曝光区域使用的掩膜版中的图形相同。当然，不排除少数或个别曝光区域使用其它图形的掩膜版。

作为示例，多个所述曝光区域在x方向上排列成多列，在y方向上排列成多行，所述x方向与所述y方向在所述晶圆所在平面上相互垂直。由于晶圆为圆形，为了充分利用晶圆面积，至少有两行的曝光区域数量不同，至少有两列的曝光区域数量不同，例如靠近晶圆边缘的行或列中的曝光区域数量较少，靠近晶圆中心的行或列中的曝光区域数量较多。当然，多个所述曝光区域也可以采用其它排列方式，此处不应过分限制本发明的保护范围。

作为示例，多个所述曝光区域划分为多个第一曝光区域201及多个第二曝光区域202，所述第一曝光区域201与所述第二曝光区域202在x方向上及y方向上均间隔排布，呈棋盘状，所述x方向与所述y方向在所述晶圆所在平面上相互垂直。

作为示例，所有所述第一曝光区域201的曝光图形的方向均相同，所有所述第二曝光区域202的曝光图形的方向均相同，所述第一曝光区域201与所述第二曝光区域202的曝光图形的方向相差90°。

请参阅图6，本实施例中，所述第二曝光区域202相当于所述第一曝光区域201逆时针旋转90°。当然，在其它实施例中，所述第二曝光区域202也可以相对于所述第一曝光区域201逆时针旋转90°

需要指出的是，在图5所示的情形中，所有所述第一曝光区域201的曝光图形的方向均相同，所有所述第二曝光区域202的曝光图形的方向均相同，然而在其它实施例中，也可以所有所述第一曝光区域的曝光图形的方向均相同，且至少有两个所述第二曝光区域的曝光图形的方向不同，或者至少有两个所述第二曝光区域的曝光图形的方向不同，且至少有两个所述第二曝光区域的曝光图形的方向不同，此处不应过分限制本发明的保护范围。

本实施例的半导体结构的制作方法采用棋盘光刻(checkerboardlithograph)的方法平衡晶圆在两个方向上的应力差，进一步改善应力(弓)差异，有利于保证加工过程中的翘曲窗口。

实施例二

本实施例中提供一种半导体结构，该半导体结构包括晶圆及位于所述晶圆表面的多个曝光区域，其中，相邻两个所述曝光区域的曝光图形的方向相差90°。本实施例的半导体结构适用于各种半导体器件，特别是三维存储器件，例如具有更厚的薄膜堆叠和刻蚀3dnand。

作为示例，请参阅图5，显示为多个曝光区域的平面布局图，其中，图中在每个曝光区域中采用圆圈标志了该曝光区域的图形方向。本实施例中，所述曝光区域优选为呈矩形，且多个所述曝光区域的尺寸相同。当然，所述曝光区域也可以呈其它形状，例如菱形、三角形、六边形等，此处不应过分限制本发明的保护范围。

作为示例，一个所述曝光区域中包含至少一个裸片(die)。一般情况下，一个所述曝光区域内包含多个裸片，多个裸片按照一定设计规则排列，通常无法修改。

作为示例，多个所述曝光区域使用同一掩模版，或多个所述曝光区域使用的掩膜版中的图形相同。当然，不排除少数或个别曝光区域使用其它图形的掩膜版。

作为示例，多个所述曝光区域在x方向上排列成多列，在y方向上排列成多行，所述x方向与所述y方向在所述晶圆所在平面上相互垂直。由于晶圆为圆形，为了充分利用晶圆面积，至少有两行的曝光区域数量不同，至少有两列的曝光区域数量不同，例如靠近晶圆边缘的行或列中的曝光区域数量较少，靠近晶圆中心的行或列中的曝光区域数量较多。当然，多个所述曝光区域也可以采用其它排列方式，此处不应过分限制本发明的保护范围。

作为示例，多个所述曝光区域划分为多个第一曝光区域201及多个第二曝光区域202，所述第一曝光区域201与所述第二曝光区域202在x方向上及y方向上均间隔排布，呈棋盘状，所述x方向与所述y方向在所述晶圆所在平面上相互垂直。

作为示例，所有所述第一曝光区域201的曝光图形的方向均相同，所有所述第二曝光区域202的曝光图形的方向均相同，所述第一曝光区域201与所述第二曝光区域202的曝光图形的方向相差90°。

请参阅图6，本实施例中，所述第二曝光区域202相当于所述第一曝光区域201逆时针旋转90°。当然，在其它实施例中，所述第二曝光区域202也可以相对于所述第一曝光区域201逆时针旋转90°

需要指出的是，在图5所示的情形中，所有所述第一曝光区域201的曝光图形的方向均相同，所有所述第二曝光区域202的曝光图形的方向均相同，然而在其它实施例中，也可以所有所述第一曝光区域的曝光图形的方向均相同，且至少有两个所述第二曝光区域的曝光图形的方向不同，或者至少有两个所述第二曝光区域的曝光图形的方向不同，且至少有两个所述第二曝光区域的曝光图形的方向不同，此处不应过分限制本发明的保护范围。

本实施例的半导体结构中，相邻两个所述曝光区域的曝光图形的方向相差90°，呈现棋盘布局，可以平衡晶圆在两个x方向和y方向上的应力差，进一步改善应力(弓)差异，有利于保证加工过程中的翘曲窗口。

综上所述，本发明的半导体结构及其制作方法采用棋盘光刻(checkerboardlithograph)的方法，使得布局和图案密度导致的应力在x和y方向上更加平衡，有利于降低晶圆翘曲度，从而保证加工过程中的翘曲窗口，特别是有利于保证后蚀刻工艺窗口。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。