专利名称：显示装置的制造方法
技术领域：
本发明涉及一种带有集成电路的有源矩阵液晶显示装置，集成电路采用金属电极和金属布线。本发明还涉及一种显示装置，其中具有矩阵结构的象素区域和安排在象素区域的用于驱动开关元件的驱动电路构成单片形式。
现有的有源矩阵液晶显示装置，其特征是在象素区域内，把多个象素安排成多行乘多列的矩阵，每个象素都设有薄膜晶体管以控制进入或流出象素电极的电荷。
目前，安排在象素区域中的驱动薄膜晶体管的驱动电路构成为外部集成电路。外部集成电路在单晶晶片上形成，这是因为外围驱动电路需要具有优良特性的晶体管电路。
另一方面，作为下一代的有源矩阵液晶显示装置，当前要求一种结构，其中外围驱动电路和象素区域集成在同个基片上(通常是玻璃基片)。在这种情况下，必须用在玻璃基片上形成的薄膜晶体管来构成外围驱动电路。
此外，在以集成方式加入外围驱动电路的有源矩阵液晶显示装置中，由外围驱动电路所占据的面积应尽可能的小，以便减少除象素区域以外的面积。
这种减小的设计标准尺寸使得更加难以形成布线。而且当微型化的程度增加时，布线本身的电阻不忽忽略。因此，有必要使用带有尽可能小的电阻的材料来制造布线线路，这种材料如铝和主要由铝制作的材料。
然而，主要由铝制作的材料形成的接线带来的问题是布线线路形状变形，以及布线形成不希望有的形状，这是由于小丘，晶须等铝组分的异常生长造成的。
例如通过薄膜淀积时加热，抗蚀剂灰化时加热(即用氧等离子体防止去除抗蚀剂)、和退火时由激光照射而加热，都可产生小丘和晶须。
小丘产生是由于铝的异常生长。更具体地说，当铝组分发生局部异常生长时，生长的部分相互碰撞从而造成山形的突起部。晶须是由铝的异常生长而产生的刺形或角形的突起部。虽然小丘和晶须产生的确切原因不明，但确信是由于铝中存在的某些杂质或者是由于铝晶体结构的不均匀性造成的。
因为小丘和晶须的发展超过几个微米(μM)，所以在构成集成电路时产生很严重的问题，其中布线和元件的间隔是几个微米。
作为一种防止小丘和晶须产生的方法，是将极小量的稀土元素、或硅、或其它元素混合到铝中。但是即使是采用这种方法，当加热温度高于400℃左右时，仍有小丘和晶须产生。
再有，对于栅极布线，越来越需要在工艺的早期阶段形成铝布线。在这种情况下，因为铝布线需要承受长时间的加热步骤，，不可避免地要进行加热的以及例如离子注入方法，所以小丘和晶须的问题更加严重。
因小丘和晶须可使相互垂直或水平的相邻线路产生短路，所以小丘和晶须的问题是严重的。因为设计标准的尺寸和布线间距减小，所以这个问题就更突出。特别是如果布线的间距小于2μm时，侧向方向的小丘和晶须有可能在相互垂直或水平相邻的布线之间产生短路。
在布线彼此交叉的位置，上层布线要通过中间绝缘薄膜(如氧化硅薄膜)。需在下层布线上形成)。在这种情况下，如果中间绝缘薄膜没有提供合适的阶梯状覆盖物，则上层布线可以有阶梯状的断开或局部加大的电阻。只由铝或主要由铝制作的布线形成以后，淀积中间绝缘薄膜，然后构成第二层布线，该处不可避免地要产生的上述小丘和晶须破坏中间绝缘薄膜的阶梯状覆盖作用。因此，中间绝缘薄膜上形成的第二层布线就有阶梯状断开之类的问题。
为解决上述问题，建议一种工艺，其中通过用作阳极的铝接线进行阳极氧化的方法，在铝布线的暴露表面上形成阳极氧化涂层。例如，采用只由铝或主要采用铝制作布线材料，利用铝或主要是铝材的氧化膜在布线的顶面和侧面形成用铝或主要是铝的氧化膜的方法，可防止小丘和晶须。
但是，为进行阳极氧化处理，必须形成与期望电路的图案不同的布线图案以便使电流通过全部布线，并且为获得期望的布线图案要在阳极氧化处理后进行蚀刻。这个程序是不可取的，因为增加了制造工序数目。特别是，按照生产效率这种重复形成图案是不可取的，这是因为由于在期望电路的布线线路形成以后再进行蚀刻很有可能将不需要蚀刻的部分蚀刻掉了。
再有，因为减小了设计标准的尺寸，并由此布线变薄，阳极氧化处理期望的应力会更加频繁地造成布线变形或断开的缺陷。在复杂形状的布线线路的情况下，这个问题尤其严重。
此外，因为减小设计标准的尺寸同时由此使布线变薄，阳极氧化处理时出现电压下降的影响，它是由布线电阻造成的。即压降使形成的阳极氧化膜的厚度不同。
通过使布线的横断面大于必要的横断面氧化来解决这个问题，从而在阳极处理期间使布线电压下降减小来解决这个问题。然而，加大布线的横断面会防碍增加电路集成化程度。
阳极氧化处理技术可防止在形成布线形成中和形成只用铝或主要用铝制作的电极中产生的小丘和晶须。但另一方面，这种技术可造成上述的各种问题。尽管除用铝外，还可采用其它导电材料(如钽)来阳极氧化处理，但即使用这种材料仍然存在上述问题。
本发明的目的是提供一种工艺，通过采用阳极氧化处理工艺抑制产生小丘和晶须，这种小丘和晶须是在只用铝或主要用铝制作电极时形成布线中产生的。另外，本发明通过使用可进行阳极氧化处理的多种材料中的一种材料，提供一种解决在形成布线中与阳极氧化处理有关的上述问题的工艺。特别是试图提供一种工艺，该工艺在制造有源矩阵显示装置时有效地采用阳极氧化处理工艺，在该显示装置中外围驱动电路和象素区域以单片方式构成。
例如，试图提供一种工艺，该工艺在制造有源矩阵液晶显示装置时有效地采用阳极氧化处理工艺，在该显示装置中外围驱动电路和象素区域以单片方式构成在玻璃基片上。
按照本发明，提供一种制造显示装置的方法，其中将液晶叠加在第一个和第二个透明基片间，而且象素区和外围驱动电路区集成在第一透明基片上，所述方法包括以下步骤淀积一个能进行阳极氧化处理的薄膜；
在，至少在外围驱动电路区域的薄膜预定部位形成缝隙，同时将薄膜分离成两部分，分别占据外围驱动电路区和象素区；将外围驱动电路区域的部分薄膜用作阳极在电解液中进行阳极氧化处理；使薄膜形成图案以构成布线，该布线路通常连接到象素区的栅极接线；将象素区的部分薄膜用作阳极在电解液中进行阳极氧化处理；通过利用一般要连接到栅极接线的布线，将象素区中的栅极接线用作阳极，进行阳极氧化处理；在第一和第二透明基片中间注入液晶材料；和切割一般要连接到栅极接线的布线，以使它们与象素区中的栅极接线分开。
上述制造方法中，能被阳极氧化处理的薄膜可以仅由铝或主要由铝制成。此外也可采用钽等其它元素。但是，如果考虑材料电阻，只由铝材或主要由铝制成的材料是最适宜的。
上述制造方法中，如果选择的部位的集成密度比其它部位的密度高、且将该部位作为形成缝隙的预定区域，那么构成缝隙是最有利。
在布线形成图案之前，通过仅在必要的部位形成的缝隙进行阳极氧化处理，就可防止构成的阳极氧化薄膜厚度的不均匀性以及应力的产生。
能防止阳极氧化薄膜厚度不均匀的理由是因为阳极氧化处理是在导线膜的开始部分的形成缝隙阶段中进行的(大多数部分薄膜仍保留原样)，所以阳极氧化处理期间由于电流流动造成的电压下降几乎可忽略不计。
不生产应力的原因是因为阳极氧化处理是在薄膜的特定部分形成缝隙的状态下进行的，而不是在复杂的细布线图案成形之后进行的，所以应力不会产生问题。
通过在不同条件下对外围驱动电路的布线和象素区的布线进行阳极氧化处理，薄的但可抑制发生小丘和晶须的阳极氧化薄膜可在外围驱动电路上形成，而厚的足以形成偏栅极区的阳极氧化薄膜可在象素区上形成。采用这种制造方法，可以减少在外围驱动电路中由于形成厚的阳极氧化薄膜期间产生的应力造成的故障可以减少(形成精细图案以及形成较厚的阳极氧化薄膜很容易产生应力)。另外，在象素区域可获得必要的偏置电流特性。
图1A和1B表示本发明第一个实施例的薄膜集成电路一个实例，图2A-2B，图3A-3B，图4A-4D和图5A-5B表示本发明第一个实施例的薄膜集成电路的制造方法；图6和图7表示有源矩阵液晶显示装置的具体结构，和图8A-8C表示本发明第一个实施例的象素薄膜晶体管制造方法。
实施例1本实施例涉及一种工艺，其中按制造包含外围驱动电路的有源矩阵液晶显示装置的方法中，薄的阳极氧化膜局部形成在要求高度集成的外围驱动电路，用于构成偏置栅极区的厚的阳极氧化膜形成在需要弱的偏置电流特性的象素区。
图6是表示有关该实施例的有源矩阵液晶显示装置结构方块图。在该有源矩阵液晶显示装置中，对每个设置成矩阵形式的象素都安排有一个象素薄膜晶体管(象素TFT)。源极驱动电路和栅极驱动电路安排为驱动象素薄膜晶体管的外围驱动电路。
在同一个玻璃基片上以单片形式形成象素区和外围驱动电路。外围驱动电路区只有几个毫米那么窄小，并以高密度进行集成。
图7表示图6所示的有源矩阵液晶显示装置的布局。图7中标号701-703分别标示源极驱动电路，栅极驱动电路和象素区。
标号704标示一个短路环，它是在制造装置时通常连接到所有栅极接线的布线图案。短路环704与栅极接线同时形成。制造过程中，短路环704用示短路栅极接线，即用作平衡众多象素薄膜晶体管的栅电极的电位。
薄膜晶体管制造过程中以及液晶显示装置控制板装配阶段，有时会发生大量静电附加到单个薄膜晶体管上。由于单独的薄膜晶体管尺寸非常小，甚至因小量电荷就会在管内产生静电击穿或故障。短路环704阻止这种情况的发生。
一旦液晶显示装置完工，因为短路环就不需要了，所以在最后步骤中利用激光照射将其与栅电极分开。本实施例的制造方法的特征是阳极氧化薄膜围绕薄膜晶体管的栅极接线形成，该晶体管采用短路环704安排在象素区中。
图1A和1B表示图6的模拟缓冲电路实例。图1A和1B表示基本的模拟缓冲电路实例，在这个基础上构成实际模拟缓冲电路。图1A和1B具体表示一种结构，其中每个反相器电路都是N-沟道和P-沟道的薄膜晶体管的组合两级反相置电路彼此串联。这种类型的反相器电路用于移位寄存器电路和其它集成电路。
图1B是图1A对应的电路图。图1A和1B的电路中，参考号101表示栅极接线(图1A中的阴影线；延长部分构成栅电极)。参考号103表示连接第一级反相器电路的输出和第二级反相器电路的输入的布线。布线103是栅极接线101上形成的中间层绝缘薄膜(未示出)上构成的第二层布线。为便于描述，布线101称做第一层布线，布线线路103称做第二层布线。
一般来说，中间层绝缘薄膜的厚度大于5,000A因此，栅极接线101(第一层布线)和布线103(第二层布线)相互垂直地分开，其穿过中间层绝缘薄膜的间隙大于5,000A。
图2A-2B到图5A-5B和图8A-8C表示图1A和图1B中薄膜晶体管的制造方法，以及象素区中薄膜晶体管的制造方法。这个实施例涉及采用玻璃基片的情况。通常，玻璃基片或石英基片被用于液晶光-电装置，因为基片应该是透明的。
首先，将氧化硅薄膜作为下涂层薄膜淀积在玻璃基片上(图2A和2B中未示出)，并利用等离子CVD(化学汽相淀积)或低压热CVD将非晶硅薄膜淀积在其上。例如，下涂层薄膜和非晶硅薄膜的厚度分别为3,000A和500A。然后通过加热、或者激光照射、或二者并用的方法将非晶硅薄膜结晶化。
然后如图2A所示，通过使结晶硅薄膜形成图案的方法构成变为薄膜晶体管的有源层的岛状区201-204。图案的形成可采用已知的光刻工艺方法进行。即岛状部分201-204的形成可通过形成抗蚀剂掩模的方法然后用湿性光刻或干性蚀刻方法除去结晶硅薄膜的不需要的部位。与该步骤同时，形成象素薄膜晶体管的有源层801形成，如图8A所示。
图4A是沿图2A中A-A′虚线取的剖面图。图4A中，参考号401和402分别表示玻璃基片和玻璃基片上形成的下涂层硅氧化薄膜。
接着，用等离子CVD或溅射法作为栅极绝缘薄膜的氧化硅薄膜(图2A和2B中未示出)淀积。氧化硅薄膜的厚度一般定为1,000-1,500A。
此后，用溅射或电子束蒸发法淀积构成栅电极和由栅电极延伸的布线的主要由铝制作的薄膜。薄膜的厚度定为例如5,000A。
这个实施例中，所用材料主要是铝，其中含钪量占铝重量的0.2wt％。这样就抑制了在以后步骤中由于加热或激光照射而造成的小丘和晶须的产生。虽然把稀土元素混入铝中可抑制小丘和晶须的产生，但不能完全防止。可用硅代替稀土元素。
在整个表面上淀积主要由铝制成的薄膜以后，应在防止小丘和晶须产生的部位构成缝隙，做法是形成抗蚀剂掩膜以便显露形成缝隙的那些部分，然后进行湿性或干性蚀刻。这个实施例中，缝隙在图2B阴影线所示的205部分形成。该实施例中缝隙205的宽度可定为1-30μM(微米)。宽度尺寸可根据设计标准适当地确定。主要由铝制作的薄膜206依然在没有形成缝隙205的完整的区域内。
参考号207表示布线图案，该图案通过使薄膜206形成图案的方法在以后获得(现在图案尚未形成)，该薄膜206主要由铝制作。
如图2B中所看到的，形成的缝隙205以显露部分布线图案207的侧面为了在布线图案207这部分有选择地形成阳极氧化膜。
在形成薄膜晶体管的象素部位不构成缝隙205。因此象素区上，主要由铝制作的薄膜206存留在整个表面。
这个阶段中，主要由铝制作的薄膜206用作阳极在电解液中进行阳极氧化处理。该阳极氧化处理步骤中，厚度约600A的致密阳极氧化薄膜在薄膜206上形成。该实施例里，电解液是用氨中和3％的酒石酸并用乙二醇将其稀释10倍而制成的溶液。阳极氧化处理期间，最高电压定为40V。结果，形成主要由Al2O3制成的致密、坚硬的阳极氧化膜。
在阳极氧化处理步骤，缝隙205中也形成阳极氧化薄膜，由于几乎整个表面被主要由铝制成的薄膜206复盖，所以阳极氧化处理步骤可使下面的问题并不严重。
—由于在阳极氧化处理时产生应力而使图案变形，和—由于电压下降使阳极氧化膜不均匀。
可使电压下降产生的问题不太严重，这是因为阳极氧化膜的成形部位不是长的布线。结果有可能形成精细图案。
图4B是图2B中沿B-B′的剖面图，参考号403表示作为栅极绝缘薄膜的氧化硅薄膜，(参考号)206表示随后要构成栅电极的主要由铝制作的薄膜206。由于主要由铝制作的薄膜206保留在图4B所示的几乎整个区域上，所以因应力产生和电压下降而造成的问题就不如以上所述严重了，如上所述。
图4C是图2B中沿C-C′-的剖面图。虽然在阳极氧化处理步骤中产生的阳极氧化薄膜302在图2B中没有表示，但在图4C中表示出来了。参考号205表示缝隙。
阳极处理完成以后，使主要由铝制成的薄膜206形成图案，以便形成具有所要求的图案207的布线。与形成图案同时，象素区内形成栅极接线路。还要构成短路环704，它是连接到所有栅线极接的布线。在该阶段，象素区域中的栅极接线没有连接到栅极驱动电路。即，当缝隙在上述形成图案步骤中形成时，主要由铝制作的薄膜206被分割成两部分，分别占据包括外围驱动电路区和象素区两部分。即为各区单独进行阳极氧化处理。
考虑到阳极氧化处理时，电压下降可使象素区域的栅极接线略厚一些，这是因为象素区不需要象外围，驱动电路那样高度集成。
这样，如图3A所示构成栅线路301和303。阳极氧化薄膜302有选择地形成在栅极接线301和303的侧面。阳极氧化薄膜也形成在栅极接线路301和303的整个上表面。这就是图3A所示的状态。
在这状态，通过将电压加到图7所示的短路环704，在与上述相同的电解液中再一次进行阳极氧化处理。该阳极氧化处理步骤中加上很高的电压约150V。结果，在栅极接线路周围形成厚度约2,000A的阳极氧化薄膜。
图8B表示在这个状态下的象素薄膜晶体管。图8B表示从栅极接线延伸的栅电极802和栅电极802周围形成的阳极氧化薄膜803。
随后注入磷离子。在区域202和204覆盖抗蚀刻掩膜，同时注入硼离子。于是，在有源活性层201和203上形成N-型源极/漏极区，并在有源层202和204上形成P-型源极/漏极区位。象素区域中薄膜晶体管的有源层801形成N-型源极/漏极区。
通过这个杂质离子注入步骤形成偏置区，这是由于有2,000A厚的阳极氧化薄膜803杂质离子不会注入到81和82区域。借助于偏置栅部位的形成，象素薄膜晶体管的偏置电流很小。
完成离子注入后，通过激光照射进行退火，以激励注入的离子，并修复被离子注入而破坏的有源层。因此，构成N-沟道和P-沟道薄膜晶体管。即，构成两对P-沟道的和N-沟道的薄膜晶体管，这些晶体管组成图1B所示的反相器电路。在象素区，形成N-沟道薄膜晶体管。
参照图3A，参考号201和203表示N-沟道薄膜晶体管的有源层，而参考号202和204表示P-沟道薄膜晶体管的有源层。
图4D是图3A中沿线D-D′的剖面图。
虽然栅极接线在上述的离子注入和激光照射时被加热，但在形成阳极氧化薄膜302的部分并没有产生小丘和晶须。另一方面，小丘和晶须产生在没有形成阳极氧化薄膜302的部分。
重要的是，如果产生小丘和晶须，则阳极氧化薄膜302只在小丘和晶须，可能使相互邻近的垂直或水平的布线短路的部位形成。
在图3A的状态，氧化硅薄膜中间绝缘层(图3A和3b中未示出)通过等离子CVD进行淀积，厚度约6,000A，以复盖栅极接线301和303。这种氧化硅薄膜可通过能够提供台阶状覆盖物的方法进行淀积。
此后，如图3B所示，形成与栅极接线或有源层的源极/漏极区连通的接触孔(如300和304-306)。接触孔300和304与连通相应有源层201和202的漏极区连通。接触孔305与栅极接线路301连通。接触孔306与有源层204的源极区连通。
然后对主要由铝制成的薄膜(图4A-4D中未示出)进行淀积，它将用于形成第二层布线。第一层布线是棚极接线301和303。第二层布线(如307-309)通过使主要由铝制成的薄膜形成图案而形成。
图3B中部分第二层布线表示为307-309。电极(布线)307连接到P-沟道薄膜晶体管的源极区。布线308与薄膜晶体管的漏极区接触，漏极区经各接触孔300和304以及栅极接线路301漏极区构成第一级反相器电路。即布线308将第一级反相器电路的输出连接到第二级反相器电路的输入。布线309连接到第二级反相器电路的输出。
布线307-309连接到薄膜晶体管的源极/漏极区。布线307-309是在中间绝缘膜层(未示出)上形成，并通过中间绝缘薄膜层与栅线极路301垂直分开。
图5A是图3B中沿F-F′线的剖面图，图5B是图3B中沿G-G′线的剖面图。图5A中，参考号401表示氧化硅薄膜的中间绝缘薄膜层。
图8C表示这个状态下的象素薄膜晶体管。图8C表示中间绝缘薄膜层404和其上形成的源电极807(由源接线中伸出)，以及连接到ITO制成的象素电极805的漏电极806。源电极807和漏电极806和第二层布线同时形成，并采用相同的材料制造。
在第二布线307-309中没有产生小丘和晶须，这是因为形成第二层布线307-309以后，不进行有可能产生小丘和晶须的热处理或激光照射。形成第二层布线以后，在氢气中进行热处理有效地改善了装置的性能。因为该热处理是在350℃条件下进行约1小时，所以在第二层布线中不会造成晶须。
因此，图3B中所示的电路完全等效于图1A所示的电路。图3B的电路中，防止了由于小丘或晶须造成的栅极接线301和303之间发生的短路。这是因为阳极氧化薄膜302形成在有可能短路栅极接线301和303小丘和晶须的部位，如果产生小丘或晶须，并且因为阳极氧化薄膜302起作阻挡层的作用，所以在这些部位不会产生小丘或晶须。
因此，要将第一级反相器和第二级反相器相互靠近安置可以缩短距离501(见图5B)。这一点对增大集成电路的集成化程度很重要。
在栅极接线301和303的局部上形成的阳极氧化薄膜302也可防止栅极接线301和302与第二层布线307-309之间的竖直短路。这是因为，当从上或下观察时，阳极氧化薄膜302成形在靠近第二层布线307-309部位的栅极接线路301和303的顶面和侧面。在这些部位，因为阳极氧化薄膜302抑制了产生小丘和晶须，所以避免了栅极接线301和303与第二层布线307-309之间的相互接触。
例如，对于铝用作栅极接线(栅电级)材料的情况，在栅极接线路301的侧面将产生小丘和晶须，这是因为当为了形成源/漏区而进行杂质离子注入时，以及当为了激励源/漏区而进行激光照射或热退火时，不可避免地要加热而造成的。结果，参照图5A，在栅极接线路301(第一层布线)和在接触孔306中延伸的第二层布线307之间有可能产生短路。
相反，采用本实施例的结构，在图5A所示的剖面图中，阳极氧化薄膜302可抑制在栅极接线301中产生小丘和晶须。因此可防止栅极接线301和第二层布线线路307之间产生短路。此外，还可防止出现下述情况在栅极接线301中产生的小丘和晶须难以形成接触孔306，或者造成布线307和有源层203(在这种情况下是源区)之间的接触失效。
上述内容也具有减小薄膜晶体管尺寸和增加集成程度的优点。
在图3B和8C的状态，通过等离子CVD淀积成为另一中间绝缘薄膜层的氧化硅薄膜。采用已知的回流薄膜作为该中间绝缘薄膜层，在中间绝缘薄膜层上组成作为取向薄膜的有机树脂膜。形成极性相反的电极的玻璃基片和形成上述电路的玻璃基片401粘接在一起，在这两个玻璃基片间注入液晶。于是完成液晶板的单元组装。
然后，利用YAG激光照射法将栅极接线和短路环704之间的连接部分705切割掉。其做法是使两个玻璃基片相互移开，以便暴露出连接部分705，并在这些部分上照射YAG激光。
这样制造的有源矩阵液晶板可具有高密度。在外围驱动电路中，与阳极氧化处理相关的问题不很严重。同时，在象素区，利用阳极阳极处理可形成偏置棚极区，因此可得到具有优良的偏置电流的薄膜晶体管。
由于在形成象素薄膜晶体管过程中采用的连接部分705(见图7)是用激光在最后阶段切割的，所以并不增加制造步骤并不增加。
实施例2本实施例的特征是，缝隙同样也是在制造第一个实施例的过程中形成象素薄膜晶体管的栅极接线时形成的。在第一实施例中，阳极氧化处理进行了两次第一次阳极氧化处理是为了完成在外围驱动电路中的栅极接线的缝隙部分，第二次阳极氧化处理是为了完成象素区中的整个栅极接线。
在第一实施例的制造过程中，阳极氧化薄膜形成在构成象素区的整个栅极接线路上。在这种情况下，由于栅极接线的电压下降，形成大的象素区的过程中有可能沿阳极氧化薄膜的厚度产生不均匀。当试图制造大面积的液晶显示装置，如40英寸型，或者随将来的先进工艺制造甚至更大的装置时，这个问题变得更为突出。
考虑到上述内容，本实施例的特征是象素区的栅极接线随缝隙的形成也要受到局部的阳极氧化处理。在本实施例中也进行两次阳极氧化处理。
本实施例的制造过程的特点是阳极氧化处理以前形成缝隙时，将形成栅极接线的主要由铝制作的薄膜分成两部分；它们分别占据外围驱动电路区和象素区。这样使这两个区域分开进行两次阳极氧化处理步骤。
在象素区域，缝隙可在需要形成偏置栅极区形成。阳极氧化处理进行两次。例如，第一次阳极氧化处理是为外围驱动电路区进行，而第二次阳极氧化处理在与第一次阳极氧化处理不同的条件下为象素区域进行。象素区域的阳极氧化处理是通过从短路环704提供电流进行的。各次阳极氧化处理的条件可与第一实施例相同。
通过仅仅在必要的部分形成缝隙以及在布线形成图案以前进行阳极氧化处理，可以防止由于阳极氧化处理期间的电压下降而使阳极氧化薄膜厚度的不均匀性，并可防止由于在形成精细图案后进行阳极氧化处理而产生的应力。不仅获得因为布线和电极周围形成阳极氧化薄膜而得到的优点，而且也消除了与阳极氧化处理过程有关问题。
在制造有源矩阵显示装置方法中，其中外围驱动电路和象素区以单片形式。在形成外围驱动电路时采用阳极氧化处理工艺，集成程度很容易增加。特别是当布线只由铝或主要由铝制作时(铝材具有低电阻性能)，电路的集成程度还可以增加。处理工艺，可使晶体管具有小的偏置电流。
权利要求
1.一种制造显示装置的方法，其中将液晶插在第一和第二透明基片之间，将象素区和外围驱动电路区集成在第一透明基片上，所述方法包括以下步骤淀积一个可进行阳极氧化氧化处理的薄膜；至少在外围驱动电路区域的薄膜预定部位形成缝隙；与形成缝隙步骤同时，把薄膜分成两部分，它们分别占据外围驱动电路区和象素区，将外围驱动电路区的部分薄膜用作阳极氧化在电解液中进行阳极氧化处理；使薄膜形成图案以构成布线，该布线一起连接到象素区中的栅极接线；利用一起连接到栅极接线的布线，将象素区中的栅极接线用作阳极进行阳极氧化处理；将液晶材料装入第一和第二透明基片之间；和切割一起连接到栅极接线的布线，以使布线与象素区中的栅极接线分离。
2.按照权利要求1的方法，其特征是可进行阳极氧化处理的薄膜只由铝或主要是铝制成的。
3.按照权利要求1的方法，其特征是形成缝隙的预定部位比其他部位具有较高度的集成密度。
4.按照权利要求1的方法，其特征是外围驱动电路区的部分薄膜作为阳极氧化进行阳极氧化处理的条件和象素区中的栅极接线作为阳极氧化进行阳极氧化处理的条件不同。
5.按照权利要求1的方法，其特征是通过外围驱动电路区中的部分薄膜作为阳极氧化进行阳极氧化处理，在缝隙侧壁形成阳极氧化氧化物。
6.一种显示装置的制造方法，其中将液晶插在第一和第二透明基片之间，把象素区和外围驱动电路区集成在第一透明基片上，所述方法包括以下步骤淀积可进行阳极氧化处理的薄膜；在外围驱动电路区中薄膜的预定部位形成缝隙；与缝隙形成步骤同时，将薄膜分成两部分，它们分别占据外围驱动电路区和整个象素区；将外围驱动电路区的部分薄膜用作阳极氧化在电解液中进行阳极氧化处理；将薄膜形成图案以构成布线，该布线一起连接到象素区内的栅极接线；利用一起连接到栅极接线的布线，将象素区中的栅极接线作为阳极氧化进行阳极氧化处理；将液晶材料装入第一和第二透明基片之间；和切割一起连接到栅极接线的布线，以使布线与象素区内的栅极接线分开。
7.按照权利求6的方法，其特征是可进行阳极氧化处理的薄膜只由铝或主要是铝制成的。
8.按照权利要求6的方法，其特征是形成缝隙的预定部位比其它部位具有较高度的集成密度。
9.按照权利要求6的方法，其特征是外围驱动电路区的部分薄膜用作阳极氧化进行阳极氧化处理的条件和象素区中的栅极接线用作阳极进行阳极氧化处理的条件不同。
10.按照权利要求6的方法，其特征是利用外围驱动电路区的部分薄膜作为阳极氧化进行阳极氧化处理在缝隙侧壁上的形成阳极氧化氧化物。
11.显示装置的制造方法，其中将液晶插在第一和第二透明基片之间，将象素区和外围驱动电路区集成在第一透明基片上，所述方法包括以下步骤在基片上形成硅薄膜；使硅薄膜形成图案，在外围驱动电路区构成硅岛象素区内构成硅岛；在外围驱动电路区的硅岛和在象素区的硅岛的上方的基片上形成可阳极氧化处理的薄膜；在外围驱动电路区中的可阳极氧化处理薄膜的预定部位形成缝隙；与形成缝隙步骤同时，将可阳极氧化处理薄膜分成两部分，它们分别占据外围驱动电路区和象素区；将外围驱动电路区中的部分可阳极氧化处理薄膜用作阳极氧化在电解液中进行阳极氧化处理，以便在至少缝隙侧壁上形成阳极氧化氧化物；将可阳极氧化处理的薄膜形成图形，以构成一起连接到象素区中的栅极接线的布线；阳极氧化进行阳极氧化处理，以便在至少栅极接线的侧面构成阳极氧化氧化物；用缝隙侧壁上构成的阳极氧化氧化物和栅线路侧面上形成的阳极氧化氧化物作为掩膜，将杂质引入外围驱动电路区和象素区内的硅岛；将液晶材料装入第一和第二透明基片之间；和切割一起连接栅线路的布线，以使布线与象素区内的栅极接线分开。
12.按照权利要求11的方法，其特征是外围驱动电路区中部分可阳极氧化处理薄膜用作阳极氧化进行阳极氧化处理的条件和象素区中的栅极接线用作阳极氧化进行阳极氧化处理的条件不同。
13.按照权利要求11的方法，其特征是可进行阳极氧化处理的薄膜只由铝或主要是铝制成。
14.按照权利要求11的方法，其特征是形成缝隙的预定部位比其它部位具有较高度的集成密度。
全文摘要
在有源矩阵液晶显示装置中，构成薄膜晶体管的薄膜集成电路中的栅极接线是用铝制成的。在形成栅极接线过程中，在栅极接线薄膜的起始部分形成图案以前，在小丘和晶须(如果产生小丘和晶须)造成干扰或短路的部位形成缝隙，并且对缝隙内的栅极接线部分进行阳极氧化处理。利用缝隙形成的部位构成布线。结果，对于阳极氧化处理时产生的应力，以及由于复杂的布线图所产生的不能供给阳极氧化处理所需要的足够大的电流等问题给予解决。象素区中的栅极接线的阳极氧化处理步骤分开进行。
文档编号G02F1/136GK1153915SQ9610727
公开日1997年7月9日 申请日期1996年4月13日 优先权日1995年4月14日
发明者小山润 申请人:株式会社半导体能源研究所