镀敷工艺用底涂层、布线板用层叠板及其制造方法、多层布线板及其制造方法

文档序号:3287438阅读:221来源:国知局
镀敷工艺用底涂层、布线板用层叠板及其制造方法、多层布线板及其制造方法
【专利摘要】本发明提供一种镀敷工艺用底涂层、具有该底涂层的布线板用层叠板及其制造方法、以及具有该底涂层的多层布线板及其制造方法,上述镀敷工艺用底涂层利用底涂层用树脂组合物来形成,上述底涂层用树脂组合物含有多官能型环氧树脂(A)、环氧树脂固化剂(B)、及具有既定结构单元的含酚性羟基的聚丁二烯改性聚酰胺树脂(C),并且相对于(A)成分及(B)成分的合计量100质量份,(C)成分的配合比例为5质量份以上且小于25质量份。
【专利说明】镀敷工艺用底涂层、布线板用层叠板及其制造方法、多层布线板及其制造方法
【技术领域】
[0001]本发明涉及一种镀敷工艺用底涂层(primer layer for plating process)、具有该底涂层的布线板用层叠板及其制造方法、以及具有该底涂层的多层布线板及其制造方法。
【背景技术】
[0002]多层布线板通常是通过如下方法来制造。即,首先于在单面或两面上形成有内层电路的绝缘基板上,将在玻璃布中含浸环氧树脂并调整为半固化状态而成的材料(预浸料)与铜箔一起重叠,再进行热压,由此进行层叠一体化。随后,利用钻孔(drill)开出层间连接用的被称为通孔(through hole)的孔。对通孔内壁及铜箔表面进行非电解镀敷,根据需要进一步进行电镀,使作为电路导体的镀敷层达到必要的厚度。然后,将不需要的铜去除,由此制造多层布线板。
[0003]近年来,电子设备的小型化、轻量化、多功能化愈加进步,与之相伴地,LSI (大规模集成电路)或芯片零件等的高集成化逐渐发展。而且,其形态也朝着多针脚(pin)化、小型化急速变化。因此,在多层布线板中,为了提高电子零件的安装密度,正在进行微细布线化的开发。对于布线的微细化,为了提高铜箔与树脂之间的粘接性而进行粗化处理,但此时有效的是减小铜箔的粗糙度。其原因在于:通过减小铜箔的粗糙度,容易去除不需要的铜箔。因此,对于由粗化处理所得的粗糙度小的低糙度(low profile)铜箔或未实施粗化处理的未粗化铜箔而言,为了确保与树脂的粘接力,而使用导入了底涂树脂的带底涂剂的未粗化铜箔,由此来进行应对(参照专利文献I)。
[0004]然而,该对策中,将要去除的铜箔较厚,故不足以实现进一步的微细布线化。
[0005]因此,为了应对该微细布线化的要求,多使用增层(build up)方式的多层布线板,该增层方式的多层布线板中代替预`浸料而将不含玻璃布的绝缘树脂用作绝缘层,仅在必要部分以通道孔(via hole)连接并形成布线层。该增层方式的多层布线板在轻量化或小型化的方面也是有用的。
[0006]这样的增层方式的多层布线板例如通过如下方法而制造:将绝缘树脂膜层压于内层电路板上,通过加热使其固化后,通过激光加工而形成通道孔,再通过碱性高锰酸处理等进行粗化处理及糙化(smearing)处理。随后,进行非电解镀铜,形成可与第二电路进行层间连接的通道孔(参照专利文献2~4)。
[0007]这里,专利文献2~4中所述那样的增层方式的多层布线板中主要使用的电路形成方法为半加成(sem1-additive)法。该方法是在非电解镀铜后,仅对必要部分通过电镀铜而形成电路,随后将位于不需要的部分的非电解镀铜层去除。该方法由于要去除的非电解镀铜层薄,因此与以往相比较对微细布线化也是有利的,是目前微细布线形成方法的主流。在该方法中,现状是树脂与非电解镀铜之间的粘接力通过树脂表面的粗糙度(投矛效应(anchor effect))来确保,其表面粗糙度以Ra计,大至0.5 μ m以上。[0008]在多层布线板中,伴随着近年来的半导体封装的小型化、高密度化,进一步要求电路的微细化。在这样的状况下,利用将表面粗化所得的较大的粗化形状(投矛效应)来确保与非电解镀铜的粘接力的以往方法中,有时厚度为10 μ m以下的微细电路会产生短路(short)不良或开路(open)不良。因此,无法以优良的良品率制造多层布线板。另一方面,若减小粗化形状,则与非电解镀铜的粘接力会降低,发生线剥离等不良。因此,需要以平滑的表面表现出与非电解镀铜的高粘接力的布线板材料。
[0009]另外,为了确保非电解镀铜与树脂的良好粘接性,还提出了含有非电解镀铜催化剂的粘接层与绝缘树脂层的两层结构的绝缘膜(参照专利文献5)。然而,该方案并非以使表面的粗化形状平滑为目的,作为可应对近年来的布线微细化的半导体封装用基板并不充分满足要求。
[0010]另一方面,伴随着电子零件的薄型化,所使用的布线板的厚度也逐渐变薄。其结果是,在代替预浸料而将不含玻璃布的绝缘树脂用作绝缘层的情况下,有时安装时的翘曲变大,导致连接可靠性下降。因此,含有玻璃布的预浸料再次被重新审视,但还存在必须通过加成法进行高密度布线等若干需解决的技术问题。
[0011]在这样的状况下,提出了以下技术:在布线板用层叠板上,不依存于投矛效应而设置用于提高与非电解镀铜的粘接力的胶粘辅助层(参照专利文献6)。然而,由于是在固化了的层叠板上涂布粘接剂而形成粘接层,因此若考虑到粘接层与层叠板的界面的粘接性,则必须将粘接层的厚度设定为10 μ m~50 μ m,不适于薄型化。
[0012]另外,专利文献7中提出了一种增层方式用的绝缘材料,其使用了将环氧树脂、固化剂、含酚性羟基的聚酰胺作为必需成分的环氧树脂组合物。然而,使用该材料制作的增层基板在进行90°弯折的剥离试验的情况下,绝缘材料与铜的粘接性不足。
[0013]现有技术文献
[0014]专利文献`
[0015]专利文献1:日本专利第3949676号公报
[0016]专利文献2:日本专利第3290296号公报
[0017]专利文献3:日本专利第3654851号公报
[0018]专利文献4:日本专利第3785749号公报
[0019]专利文献5:日本专利特开平1-99288号公报
[0020]专利文献6:日本专利特开2001-123137号公报
[0021]专利文献7:日本专利特开2001-233945号公报

【发明内容】

[0022]所欲解决的技术问题
[0023]如上所述,伴随着半导体封装的小型化及布线的高密度化,要求电路的微细化。在这样的状况下,利用将层叠板、绝缘层表面粗化所得的较大的粗化形状(投矛效应)来确保与非电解镀铜的粘接力的方法中,若形成厚度为10 μ m以下的微细电路,则会产生短路不良或开路不良,无法以优异的良品率进行制造。另一方面,若减小粗化形状,则与非电解镀铜的粘接力下降,发生线剥离等不良。
[0024]根据以上情况,本发明的目的在于提供一种对非电解镀铜表现出高粘接性,能应对半导体封装的布线高密度化的镀敷工艺用底涂层、具有该底涂层的布线板用层叠板及其制造方法、以及具有该底涂层的多层布线板及其制造方法。
[0025]解决技术问题的手段
[0026]本发明人等为了解决上述课题而进行了研究,结果发现,使用含有既定量的含酚性羟基的聚丁二烯改性聚酰胺树脂的树脂组合物形成的镀敷工艺用底涂层,对非电解镀铜表现出高粘接性,可应对半导体封装的布线高密度化,从而想到了本发明。即,本发明如下。
[0027][I], 一种镀敷工艺用底涂层,其是利用底涂层用树脂组合物形成的,所述底涂层用树脂组合物含有多官能型环氧树脂(A)、环氧树脂固化剂(B)及含酚性羟基的聚丁二烯改性聚酰胺树脂(C),所述含酚性羟基的聚丁二烯改性聚酰胺树脂(C)含有下述式(i)、式
(ii)及式(iii)所示的结构单元,
[0028]相对于多官能型环氧树脂(A)及环氧树脂固化剂(B)的合计量100质量份,所述底涂层用树脂组合物中的含酚性羟基的聚丁二烯改性聚酰胺树脂(C)的配合比例为5质量份以上且小于25质量份;
[0029]
【权利要求】
1.一种镀敷工艺用底涂层,其是利用底涂层用树脂组合物形成的,所述底涂层用树脂组合物含有多官能型环氧树脂(A)、环氧树脂固化剂(B)及含酚性羟基的聚丁二烯改性聚酰胺树脂(C),所述含酚性羟基的聚丁二烯改性聚酰胺树脂(C)含有下述式(i)、式(ii)及式(iii)所示的结构单元, 相对于多官能型环氧树脂(A)及环氧树脂固化剂(B)的合计量100质量份,所述底涂层用树脂组合物中的含酚性羟基的聚丁二烯改性聚酰胺树脂(C)的配合比例为5质量份以上且小于25质量份;
2.根据权利要求1所述的镀敷工艺用底涂层,其厚度为Iym~10μπι。
3.根据权利要求1或2所述的镀敷工艺用底涂层,其中,所述底涂层用树脂组合物中所含的多官能型环氧树脂(A)含有具有联苯结构的芳烷基型环氧树脂。
4.根据权利要求1~3中的任一项所述的镀敷工艺用底涂层,其中,所述底涂层用树脂组合物含有平均一次粒径为IOOnm以下的无机填料(D)。
5.根据权利要求4所述的镀敷工艺用底涂层,其中,所述无机填料(D)为热解法二氧化硅。
6.根据权利要求4或5所述的镀敷工艺用底涂层,其中,对所述无机填料(D)实施了表面处理。
7.根据权利要求1~6中的任一项所述的镀敷工艺用底涂层,其中,粗化处理后的镀敷工艺用底涂层的表面粗糙度Ra为0.4μπι以下。
8.一种带有镀敷工艺用底涂层的布线板用层叠板,其通过以下方法获得:将在支承体膜上形成有权利要求1~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料的两面上,再在外侧重叠端面板并进行压制成型,成型后将所述支承体膜去除。
9.一种带有镀敷工艺用底涂层的布线板用层叠板的制造方法,将在支承体膜上形成有权利要求1~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料的两面上,再在外侧重叠端面板并进行压制成型,成型后将所述支承体膜去除。
10.一种带有镀敷工艺用底涂层的布线板用层叠板,其通过以下方法获得:将在支承体膜上形成有权利要求1~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料的两面上,通过使用了耐热性橡胶片的层压机进行加热及加压,从而进行层叠,层叠后加热使其固化,再将支承体膜去除。
11.一种带有镀敷工艺用底涂层的布线板用层叠板的制造方法,将在支承体膜上形成有权利要求1~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料的两面上,通过使用了耐热性橡胶片的层压机进行加热及加压,从而进行层叠,层叠后加热使其固化,再将支承体膜去除。
12.—种带有镀敷工艺用底涂层的多层布线板,其通过以下方法获得:将在支承体膜上形成有权利要求1~7项中的任一所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料上,再将其重叠于进行了电路加工的布线板的两面上,进而在外侧重叠端面板并进行压制成型,成型后将支承体膜去除。
13.一种带有镀敷工艺用底涂层的多层布线板的制造方法,将在支承体膜上形成有权利要求I~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料上,再将其重叠于进行了电路加工的布线板的两面上,进而在外侧重叠端面板并进行压制成型,成型后将支承体膜去除,再依次实施粗化处理、非电解镀敷处理及电镀处理。
14.一种带有镀敷工艺用底涂层的多层布线板,其通过以下方法获得:将在支承体膜上形成有权利要求1~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料上,再将其重叠于进行了电路加工的布线板的两面上,通过使用了耐热性橡胶片的层压机进行加热及加压,从而进行层叠,层叠后加热使其固化,将支承体去除,再依次实施粗化处理、非电解镀敷处理及电镀处理。
15.一种带有镀敷工艺用底涂层的多层布线板的制造方法,将在支承体膜上形成有权利要求I~7中的任一项所述的镀敷工艺用底涂层的带有底涂层的支承体膜,以所述镀敷工艺用底涂层成为内侧的方式重叠于布线板用预浸料上,再将其重叠于进行了电路加工的布线板的两面上,通过使用了耐热性橡胶片的层压机进行加热及加压,从而进行层叠,层叠后加热使其固化,将支承体去除,再依次实施粗化处理、非电解镀敷处理及电镀处理。
【文档编号】C23C18/20GK103562436SQ201280026695
【公开日】2014年2月5日 申请日期:2012年5月29日 优先权日:2011年5月31日
【发明者】藤本大辅, 山田薰平, 小川信之, 村井曜 申请人:日立化成株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1