用于晶片处理设备的气体分配装置的制作方法

本公开大体上涉及一种用于处理半导体晶片的设备。更具体地，本公开涉及在能够使两种或更多种化学前体在半导体晶片上流动的设备内的气体分配装置。

背景技术：

在膜沉积系统中，气体在半导体晶片上流动，由此气体可与其它气态前体反应以便形成特定膜。这些系统可以包括分配系统以使气体在半导体晶片上均匀流动。这些分配系统也可称作喷头系统。

喷头系统可为双流喷头系统，其中多种气态前体穿过并分配到半导体晶片上。双流喷头系统可以包括分离不同气态前体的多个增压室。在这些增压室中，特定气体可粘着和保留，尽管通过这些增压室的吹扫气体通路用于清除剩余粘着气体。如果不同气体前体共享增压室，那么可能存在重叠气体脉冲以及晶片水平下的不希望的化学气相沉积(cvd)生长。另外，共享增压室可导致喷头内的沉积，导致颗粒的形成，从而可能不利地影响半导体晶片。其它潜在问题包括由于cvd生长或颗粒形成而降低室寿命。

因此，需要一种喷头系统，其通过处理可粘着到增压室或喷头系统其它部分的气态前体来避免重叠脉冲的问题和不希望的cvd生长。

技术实现要素：

提供本概述是为了以简化的形式引入一系列概念。下文在本公开示例实施例的详细描述中更详细地描述这些概念。本概述不打算标识所要求的主题的关键特征或必要特征，也不打算用于限制所要求的主题的范围。

根据本发明的至少一个实施例，一种气体分配装置包括：顶板，其至少具有第一气态前体流过的第一顶部孔口；设置在顶板下方的第一增压室；第一门控纳米通道栅格；第一电压源，其配置成将电压施加到第一门控纳米通道栅格；电气隔离板；底板；和多个第一底部孔口，其中多个第一底部孔口形成于电气隔离板和底板；其中施加到第一门控纳米通道栅格的电压确定第一门控纳米通道栅格是否准许第一气态前体穿过多个第一底部孔口。

根据本发明的至少一个实施例，一种用于将膜沉积在半导体晶片上的设备包括：反应室；第一气体源，其构造成提供第一气态前体；构造成保持半导体晶片的晶片保持器；和气体分配装置，其构造成在半导体晶片上分配所述第一气态前体，气体分配装置包括：顶板，其至少具有第一气态前体流过的第一顶部孔口；设置在顶板下方的第一增压室；第一门控纳米通道栅格；第一电压源，其配置成将电压施加到第一门控纳米通道栅格；电气隔离板；底板；和多个第一底部孔口，其中多个第一底部孔口形成于电气隔离板和底板；其中施加到第一门控纳米通道栅格的电压确定第一门控纳米通道栅格是否准许第一气态前体穿过多个第一底部孔口。

附图说明

下文将参照某些实施例的图式来描述本文中所公开的本发明的这些和其它特征、方面和优势，所述实施例意图说明而不是限制本发明。

图1是根据本发明的至少一个实施例的具有单增压室喷头的半导体晶片处理系统的横截面图。

图2是根据本发明的至少一个实施例的具有单个增压室的气体分配装置或喷头的横截面放大图。

图3a和图3b是示出根据本发明的至少一个实施例的气体分配装置或喷头的一部分的操作的图示。

图4是根据本发明的至少一个实施例的具有双增压室的气体分配装置或喷头的横截面放大图。

应了解，图中的元件仅为了简单和清晰起见而示，且不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其他元件夸大，以有助于改进对本公开所说明实施例的理解。

具体实施方式

尽管下文公开了某些实施例和实例，但所属领域的技术人员将理解，本发明延伸超出了本发明具体公开的实施例和/或用途以及显而易见的修改和其等效物。因此，希望本发明所公开的范围不应受下文所描述特定公开实施例的限制。

本文中呈现的图解不打算作为任何特定材料、结构或装置的实际视图，而仅仅是用以描述本公开的实施例的理想化图示。

如本文中所使用，术语“晶片”可以指可以使用的，或在上面可以形成装置、电路或膜的一种或多种任何底层材料。

如本文中所使用，术语“原子层沉积(ald)”可以指在处理室中进行沉积循环，优选地多个连续沉积循环的气相沉积工艺。通常，在每个循环期间，将前体用化学方法吸附到沉积表面(例如衬底表面或先前沉积的底层表面，如来自先前ald循环的材料)，由此形成不易与额外前体反应的单层或亚单层(即，自限性反应)。此后，必要时，可以随后将反应物(例如另一种前体或反应气体)引入到处理室中以用于将用化学方法吸附的前体转换成沉积表面上的所需材料。通常，此反应物能够与前体进一步反应。此外，在每个循环期间，还可以利用吹扫步骤以在转换用化学方法吸附的前体之后从处理室移除过量前体和/或从处理室移除过量反应物和/或反应副产物。此外，当使用前体组合物、反应性气体和冲洗(例如惰性载体)气体的交替脉冲进行时，如本文所使用的术语“原子层沉积”还意图包括由相关术语如“化学气相原子层沉积”、“原子层外延”(ale)、分子束外延(mbe)、气体源mbe或有机金属mbe和化学束外延所指定的工艺。

如本文中所使用，术语“化学气相沉积(cvd)”可以指其中衬底暴露于一种或多种挥发性前体的任何工艺，该前体在衬底表面上反应和/或分解以产生所要沉积。

如本文所用，术语“污染物”可以指设置于反应室内的任何不需要的材料，其可影响设置在反应室中的晶片的纯度。术语“污染物”可以指但不限于设置在反应室内的不必要沉积物、金属和非金属颗粒、杂质和废物产品。

在ald工艺中，使气态前体保持分离可能至关重要，使得至少两种气态前体之间的反应可尽可能接近晶片表面进行。如果至少两种气态前体在cvd反应中进一步远离晶片表面反应，那么这可导致污染物的形成。这些污染物会不利地影响晶片上形成的膜。

图1示出了根据本发明的至少一个实施例的反应系统100。反应系统100可包括反应室110；基座120；喷头130；任选的远程等离子单元140；第一气体源150；和第二气体源160。基座120可构造成保持半导体晶片170。

第一气体源150向半导体晶片170提供第一气态前体，而第二气体源160向半导体晶片170提供第二气态前体。在半导体晶片170处，第一气态前体和第二气态前体反应以便在半导体晶片170上形成膜。反应系统100还可包含吹扫气体源(未示出)，以从反应系统100去除任何过量的第一气态前体或第二气态前体。

喷头130可允许跨半导体晶片170使第一气态前体(来自第一气体源150)和第二气态前体(来自第二气体源160)均匀分布。图2示出了喷头130的详细视图。喷头130可包括顶板200；门控纳米通道栅格210；电气隔离板220；底板230；和电压源240。顶板200可包括顶部孔口250。电气隔离板220和底板230可具有多个底部孔口260。通过顶部孔口250和底部孔口260，第一气态前体和第二气态前体可传递到半导体晶片170。

电压源240可将电压施加到门控纳米通道栅格210。虽然设想了电压源，但可通过可改变诸如磁场等能状态的任何方法控制门控纳米通道栅格210。另外，门控纳米通道栅格210可包括例如介孔氧化铝、介孔二氧化硅或碳纳米管。取决于电压源240的状态(关于电压是否施加或不施加)，门控纳米通道栅格210可关于其允许特定分子通过是许可的或不许可的。门控纳米通道栅格210的操作的实例描述于guan等人的“voltagegatedionandmoleculetransportinengineerednanochannels:theory,fabricationandapplications”，nanotechnology25(2014)122001，其以引用的方式并入本文。

图3a和3b示出了喷头130的单个孔口的近距离操作。在图3a中，电压源240不将电压施加到门控纳米通道栅格210。因此，门控纳米通道栅格210保持打开，且允许多个氮分子270和多个水分子280两者穿过底部孔口260到半导体晶片170。

图3b示出了电压源240将电压施加到门控纳米通道栅格210的情况。在这种情况下，门控纳米通道栅格210封闭并仅允许多个氮分子270穿过。换句话说，门控纳米通道栅格210可选择性地允许非极性分子(类似氮分子)穿过到底部孔口260和半导体晶片170。门控纳米通道栅格210还防止极性分子(类似于多个水分子280)穿过。门控纳米通道栅格210还可构造成允许极性分子通过，而非极性分子不通过。

门控纳米通道栅格210允许形成即时屏障，这在至少提供到达半导体晶片170的气态前体的清洁分离方面可能是有益的。这对于ald工艺是有益的，这需要分离气态前体以防止任何cvd反应发生而形成污染物。cvd反应的降低还可改善室寿命，且降低所有权的成本。此外，通过cvd反应产生的污染物的减少将导致膜均匀性改善、膜质量改善或缺陷减少。

可能出现在气态前体到达反应室内部之前需要分离气态前体的情况。图4示出了能够进行此类分离的气体分配装置或喷头130。喷头130可包括顶板300；第一门控纳米通道栅格310；电气隔离板320；底板330；和第一电压源340。顶板300可包括顶部孔口350。电气隔离板320和底板330可以具有多个第一底部孔口360。通过顶部孔口350和第一底部孔口360，第一气态前体可传递到半导体晶片170。

喷头130还包括第二气态前体增压室370；第二门控纳米通道栅格380；多个第二底部孔口390；和第二电压源400。第一电压源340和第二电压源400以上文所描述的方式操作第一门控纳米通道栅格310和第二门控纳米通道栅格380。

第二气态前体可经由喷头130内的通道(未示出)从第二气体源(也未示出)进入第二气态前体增压室370。第二电压源400和第二门控纳米通道栅格380的操作可确定第二气态前体是否保留在第二气态前体增压室370中或穿过多个第二底部孔口390且到半导体晶片170上。

所示出和描述的特定实现方式是对本发明及其最佳模式的说明，而无意以任何方式限制各方面和实现方式的范围。事实上，为了简洁起见，系统的常规制造、连接、准备和其他功能方面可能未详细描述。此外，各图中所示的连接线旨在表示各种元件之间的示例性功能关系和/或物理联接。许多另选的或附加的功能关系或物理连接可能存在于实际的系统中，并且/或者在一些实施例中可能不存在。

应该理解，本文描述的配置和/或方法本质上是示例性的，并且这些具体实施例或实例不被认为是限制性的，因为许多变化是可能的。本文描述的具体例程或方法可以表示各种处理策略中的一个或多个。因此，所示的各种动作可以以所示的顺序执行、以其他顺序执行或者在一些情况下可以省略。

本公开的主题包含本文所公开的各种程序、系统和配置以及其它特征、功能、动作和/或特性以及其任何和所有等效物的所有新颖并且非显而易见的组合和子组合。