在硅衬底上形成器件质量的氮化镓层的方法和装置的制造方法
【专利说明】在硅衬底上形成器件质量的氮化镓层的方法和装置
[0001 ] 1.相关美国专利申请的交叉引用
[0002] 本申请根据35U.S.C.§119(e)要求2013年9月23日提交的临时美国专利申请序列 号61/881369(案卷号3521.388)的优先权，该临时专利申请全文出于所有目的以引用方式 并入本文。
[0003] 本申请涉及2013年7月2 日提交的标题为 "DEPOSITION AND PROCESSING METHODS FOR GROWING GALLIUM NITRIDE AND ALUMINUM NITRIDE ON SILICON(在硅上生长氮化镓 和氮化铝的沉积和加工方法)"的美国临时申请序列号61/842，207，该临时申请以其全文并 入本文。
[0004] 2.发明背景
[0005] 2.1发明领域
[0006] 本文的示例性、说明性技术涉及用于向硅衬底上生长器件质量的氮化镓(GaN)薄 膜层的系统和方法。
[0007] 本文的技术在固态功率器件如开关、整流器和其它功率器件以及电-光器件如激 光器和发光二极管(LED)(无论是制造为独立器件还是整合到固态集成电路器件中）的领域 中具有应用。
[0008] 2.2相关技术
[0009] 常规的固态功率电子器件以硅(Si)器件占主导，这部分地因为硅器件制造是非常 成熟且廉价的技术，具有广泛可用的设计和制造资源。常规的固态器件包含基本上单晶硅 衬底层和使用高温外延沉积工艺如化学或气体沉积向衬底上形成的一个或多个硅器件层。 电子和电-光器件中使用的一个或多个器件层的一个重要要求是器件层也形成为基本上单 晶层以实现所需的电学和光学性质。虽然一些多晶器件层是可用的，但基本上单晶器件层 对于改进性能来说是期望的。
[0010] 若干因素将在很大程度上影响器件层的晶体结构。第一个是衬底层的晶格结构或 晶格间距与器件层的晶格结构或晶格间距相比如何。第二个是衬底层的热膨胀系数(CTE) 与器件层的CTE相比如何。第三个是用来向衬底层上沉积器件层的沉积工艺的沉积或反应 温度。
[0011] 2.3晶格失配
[0012] 当例如异种材料之间的晶格结构或晶格间距在很大程度上失配时，器件层的晶格 间距将试图匹配在界面附近衬底的晶格间距，但此行动通常将打乱器件层的自然晶格间距 的形成至所形成的器件层是基本上非晶或多晶的或者器件层晶格中的位错破坏单晶生长 从而导致有缺陷的单晶结构或多晶结构的程度。在实践中，单晶结构中的缺陷潜在地导致 器件层的破裂，尤其是当器件层因快速热循环而承受应力时。此问题的常规解决方案是在 硅衬底上生长硅器件，这将促进单晶生长并避免界面处潜在的晶格破坏。然而，硅器件在许 多应用中不能提供所期望的电学性质，尤其是在功率器件如功率开关和整流器中及此外在 得益于较高带隙材料如氮化镓(GaN)的光学器件中。
[0013] 特别地，娃在功率应用中有着明显的局限性，特别是对于过度的焦耳加热，这将消 耗工作功率并在很大程度上是为什么电子系统需要冷却(其进一步消耗工作功率)的原因。 在其中由于焦耳加热和用来缓解焦耳加热的系统冷却而显著缩短电池供电工作时间的电 池供电系统中，这尤其成为问题。在功率器件中的另一硅基器件局限性在于其相对低的阻 断电压，这将许多硅器件的用途限制至低电压应用(例如，〈200伏特）。进一步的硅基器件局 限性在于其相对低的带宽，其限制高速器件如DC-DC功率转换器的开关式电源的切换速度 并且限制其在可见波长发射器中使用的光学性质。
[0014] 尽管有这些限制性，硅基固态电子器件仍广泛地用于大多数计算机、汽车、通讯、 消费类电子产品、机器人、电机驱动装置、电力输送和发电系统的功率控制和分配系统中。 虽然这在很大程度上归因于硅基固态功率系统易于得到且廉价的事实，但本领域中需要开 发更有效、更高功率且更快切换的功率器件，其在许多情况下超过常规硅功率器件的实际 限制。
[0015] 器件设计者很久以前就已认识到宽带隙（WBG)半导体材料（即具有比硅更宽的带 隙的材料)具有对于固态功率器件和电-光器件更有利的性质。特别地，表1比较了硅与更宽 带隙半导体(包括碳化硅(Sic)和氮化镓(GaN)及金刚石)的带隙和电性质。如所示，所有WBG 半导体均在临界电场值(V/cm)方面提供一个数量级的增大，这将直接增大功率器件的阻断 电压。类似地，所有WBG半导体均在最高运行温度（°C)方面提供至少4倍的提高，这将减少焦 耳加热并潜在地消除许多应用中对冷却的需要。特别地，本领域中需要开发WBG器件层来解 决硅器件不易满足的某些功率和光学器件需要，且尤其是形成GaN器件层。
[0016] 使用WBG半导体器件的一个解决方案是改变衬底材料为更紧密地匹配器件层的晶 格结构的那些。在可商购获得的一个实例解决方案中，向碳化硅(SiC)衬底上生长GaN器件 以特别地与向硅衬底上生长的GaN相比减小晶格间距失配。这由图la说明，图la绘制了蓝宝 石(Al 2〇3)、硅(Si)、碳化硅(SiC)、氮化铝(A1N)和氮化镓(GaN)的晶格间距失配(单位A)与 生长顺序。如图la中所示，GaN的晶格间距与AlN(120a)最紧密匹配，然后是SiC、Si(130a)和 最后是AI2O3。
[0017] 在可商购获得的另一实例解决方案中，向蓝宝石衬底上生长GaN器件以减小因沉 积工艺(下文讨论)过程中快速且通常非均匀的加热和冷却而在衬底和器件层中诱导的热 应力。特别地，与硅衬底相比，蓝宝石衬底更紧密地匹配GaN器件层的热膨胀系数，且因此， 蓝宝石上生长的GaN的组合较不易受热应力影响，热应力会导致晶圆弯曲、破裂和器件层中 通常退化的性能。如图lb中所示，GaN的热膨胀系数(CTE)与蓝宝石的CTE的匹配比与Si更紧 密。特别地，GaN的CTE与SiC和A1N匹配最紧密，然后是蓝宝石，且再然后是硅。
[0018] 然而，在这两种解决方案中，对非硅衬底层的需要要求专门的加工设备来生长和 加工非硅衬底，这将显著增大终端用户设备成本，并且实际上几乎消除GaN器件到硅基集成 电路中的集成，除非作为附加的独立部件。虽然这些常规解决方案满足其中硅器件不适当 的场合对GaN器件的小需求，但它们主要因其不能使用常规硅基工艺制造而成本高且构造 受限。因此，仍需要向硅衬底上形成器件质量(即，基本上单晶生长)GaN器件层。
[0019]已知高温沉积工艺越来越有利于单晶膜的形成。例如，Strike等人在GaN,AIN and InN:a Review(J.Vac.Sci.Technology B 10(4)，Jul/Aug.l992)中讨论了当使用 900 至 1000°C之间的反应温度通过金属-有机化学气相沉积(M0CVD)工艺施加 GaN膜时，蓝宝石衬 底上如何发生III-V氮化物的器件层的异质外延生长。然而，Strike等具体指出在各种CVD 技术中由于其在外延生长所需的高温（1000°C)下的稳定性而使用蓝宝石衬底，即便与GaN 相比，蓝宝石具有不太理想的晶格间距失配和不太理想的CTE。
[0020] 虽然广泛接受的是M0CVD工艺的高反应温度有利于异质外延生长（如通过X-射线 衍射分析所确定的，其表现出单晶膜性能），但高的反应温度有着其它缺点，这些缺点与因 沉积工艺过程中快速且通常非均匀的加热和冷却而在衬底和器件层中诱导的应力、以及例 如因器件层材料向衬底中扩散所导致的不希望的材料掺入到衬底中相关。
[0021] 在常规的M0CVD反应器中，应力管理是首要关注的问题并限制沉积的质量。特别 地，因热循环产生的晶圆弯曲是M0CVD工艺设备中首要关注的问题并优选限于小于100μπι以 便晶圆在用于大量制造的常规晶圆处理和加工设备上进一步加工。虽然此问题已通过在 M0CVD膜中形成"应力补偿层"来解决，但这些应力补偿层将降低器件层性能并增加成本。 [0022] 近来已尝试通过金属-有机化学气相沉积(M0CVD)向Si衬底上生长器件质量GaN。 然而，当在向硅衬底上直接生长GaN时，因 GaN与硅之间大的晶格间距失配（16.9 % )及GaN (aa 5·59χ Π ^ΙΓ1)与Si(aa 3·77χ Π ^ΙΓ1)之间大的热膨胀系数(CTE)失配而存在不期望 的破裂。特别地，Pan等人（Growth of GaN film on Si(lll)Substrate using a Α1Ν sandwich structure as buffer Joun.Of Crystal Growth 318(2011)464-467)报道，在 Si衬底上均匀生长的GaN外延层具有随机分布的裂纹的问题，这主要由CTE失配导致。
[0023] Pan等人提供了若干解决方案，包括首先通过M0CVD向硅衬底上生长高温Η-T氮化 铝(A1N)的缓冲层，这实现两个功能:a)减小晶格间距失配;和b)为GaN层提供成核层。另外， Pan等人建议在Al-Ga-N三元体系中组合上覆有层组合的Η-T成核层(例如A1N)的若干其它 实例结构。问题在于成核层因 A1N与Si之间的晶格间距失配而是多晶的，并且此间距失配在 成核层与GaN层之间导致晶界(grain boundry)而在外延GaN层中产生高密度的位错或畴 (domain)失配。虽然Pan等人报道GaN层中的裂纹通过施加高温H-T A1N缓冲或成核层而减 少（与GaN和硅衬底之间的晶格间距失配相比，其提供与GaN层的较小晶格间距失配），但此 解决方案未能解决与M0CVD工艺的高反应温度相关的问题，此高反应温度仍将导致晶圆弯 曲，这将随器件层厚度增大而增大。因此，目前没有提供克服对M0CVD所提供的高温外延生 长及其它高温沉积技术的需要而同时避免与高反应温度工艺典型的所致晶圆弯曲和破裂 相关的问题的解决方案。
[0024] 最后，在具有成核层的不同衬底上生长GaN的方法还提出了又一个重要的限制。特 别地，成核层在促进外延生长中的关键作用妨碍在GaN膜的底部设置器件层以实现垂直器 件架构的选择。不幸的是，此限制对于设计高功率器件来说是灾难性的，在高功率器件中， 垂直架构在承载高电流负载和阻断高电压方面常常有着显著的性能优势。特别地，垂直架 构利用增大的器件层厚度(例如，3μπι或更大)来提高器件的击穿电压(例如，至1000伏特或 更高）。然而，为了利用所述增大的层厚度，在器件层的相反面上需要端子，这意味着需要移 除衬底和成核层二者以便可达到器件层的两个面。因此，目前没有提供克服当器件层包括 施加于衬底和器件层之间的成核层时构建垂直器件的需要的解决方案。
[0025] 存在三个其中高质量膜的生长很重要的独立领域。第一个是在体相膜(例如衬底 顶部上多个微米的膜)的生长中，如对于垂直器件。第二个是在栅极结构(氧化物顶部上）的 生长中，和第三个(对于平面器件）是在栅极和漏极之间的区域中以钝化表面。在此第三个 区域中，平面高电子迀移率晶体管(ΗΕΜΤ)器件上的表面态(阱)在器件中导致电流崩塌，且 此区域中高质量GaN膜的沉积改善了器件性能。所有这三种应用均需要高质量(低缺陷)GaN 膜的制造，这在本领域中未得到充分解决。
[0026] 表 1
[0027]
L0029」表1 :Si及用十高功率电于应用的谷柙WBG材料的里要材料性质
[0030] 2.4定义
[0031] 以下定义在整个本文中使用，另有明确指出除外：
[0032]
3.
【发明内容】
[0033] 本发明通过提供在与常规高温沉积工艺如化学气相沉积(CVD)相比低得多的反应 温度下运行的沉积工艺以避免与高温异质外延生长相关的晶圆弯曲和器件层开裂的问题 而解决上述现有技术的问题，并还允许应用高温异质外延生长工艺（其具有与器件层厚度 成比例地增加的晶圆弯曲和器件层开裂的问题)通常所不允许的较厚器件层。特别地，本发 明采用原子层沉积(ALD)来直接向基本上单晶硅衬底表面如Si (111)面上沉积III-V族和 II-VI族化合物及III族-N化合物。所述ALD工艺在低于800°C并优选低于400°C的反应温度 下进行。采用快速热