nput Output，简称GP1)，电源端VCC与第二电源VCC相连，第二电源VCC的第二电源电压的大小一般为5V或者3.3V，接地端GND与地GND相连，通过所述微控制器MCU或者所述微控制器uP的处理，使得其中一个GP1作为控制器21的输出端接口 10_1，另一个GP1作为控制器21的输入端接口 10_2。
[0035]驱动电路22包括第一晶体管、第二晶体管和第一电阻R1，优选的，所述第一晶体管为第一 NPN三极管Ql，所述第二晶体管为PMOS管Q2，第一 NPN三极管Ql的控制端(基极)与控制器21的输出端10_1相连，第一 NPN三极管Ql的输出端(集电极)分别与PMOS管Q2的控制端(栅极)以及第一电阻Rl的第一端相连，第一 NPN三极管Ql的输入端(发射极)与地GND相连，PMOS管Q2的输入端(源极)与第一电源VBAT相连，PMOS管Q2的输出端(漏极)分别与检测电路23的输入端以及远端负载24相连，具体地，PMOS管Q2的输出端(漏极)通过线束与远端负载24相连，第一电阻Rl的第二端与第一电源VBAT相连。第一电源VBAT的大小可以为12V或18V。
[0036]检测电路23包括第二电阻R2，第二电阻R2的第一端与第一电源VBAT相连，第二电阻R2的第二端分别与PMOS管Q2的输出端(漏极)以及控制器21的输入端10_2相连。
[0037]下面以远端负载24为灯为例对图2所示的高边驱动电路的工作原理进行进一步说明，其中，远端负载24的正端通过线束(图2中虚线所示)与驱动电路22的第一输出端相连，远端负载24的负端接地:
[0038]当控制器21的输出端10_1输出的控制信号为高电平时，第一 NPN三极管Ql导通，由于第一电阻Rl (10K Ω )的存在，使得A点为低电平，从而使得作为驱动电路22中开关电路的PMOS管Q2导通，从而开始给远端负载24供电。如果驱动电路22的第一输出端与远端负载24之间连接的线束处于正常状态，由于PMOS管Q2的输入端(源极)与第一电源VBAT相连，使得PMOS管Q2的输出端(漏极)为高电平，检测电路23的输出端(C点)输出高电平，并将所述高电平输入控制器21的输入端10_2 ;如果连接远端负载24和驱动电路22第一输出端的线束在B点出现短路，使得检测电路23的输出端(C点)输出低电平，并将所述低电平输入控制器21的输入端10_2，控制器21根据驱动电路22的第一输出端与远端负载24之间连接的线束在正常状态时检测电路23的输出端C点输出高电平和驱动电路22的第一输出端与远端负载24之间连接的线束处于短路状态时检测电路23的输出端C点输出低电平的差异判定所述线束处于短路异常状态，进而使得控制器21的输出端10_1输出低电平，使得所述驱动电路22中的PMOS管Q2关闭，从而避免所述高边驱动电路受到损坏。
[0039]当控制器21的输出端10_1输出的控制信号为低电平时，第一 NPN三极管Ql截止，由于第一电阻Rl与第一电源VBAT相连，使得A点为高电平，从而使得PMOS管Q2关闭，如果驱动电路22的第一输出端与远端负载24之间连接的线束处于正常状态，由于第二电阻R2的存在对远端负载24进行分压，第二电阻R2的阻值可以为10ΚΩ，使得检测电路23的输出端(C点)输出低电平，并将所述低电平输入控制器21的输入端10_2，如果驱动电路22的第一输出端与远端负载24之间连接的线束处于开路状态时，检测电路23的输出端(C点)输出高电平，并将所述高电平输入控制器21的输入端10_2。控制器21根据所述线束在正常状态时检测电路23的输出端C点输出的低电平和所述线束在开路状态时检测电路23的输出端C点输出的高电平的差异判定驱动电路22的第一输出端与远端负载24之间连接是否处于开路状态。
[0040]需要说明的是，本实施例中所述第一晶体管为NPN三极管仅是一个具体事例，并不用于限制本实用新型，在本实用新型的另一些实施例中，所述第一晶体管也可以为NMOS管。
[0041]本实施例提供的高边驱动电路，当连接驱动电路的第一输出端和远端负载之间的线束处于正常状态和短路状态时，所述检测电路的输出端输出的高电平和低电平之间存在差异，所述控制器根据所述电平差异来判断所述驱动电路的第一输出端与所述远端负载之间的线束是否发生短路，当判断所述远端负载发生短路时，通过关闭驱动电路中的PMOS管对远端负载进行保护；当驱动电路的第一输出端与远端负载之间的线束处于正常状态和开路状态时，所述检测电路的输出端输出的低电平和高电平之间存在差异，所述控制器根据所述电平差异来判断所述驱动电路的第一输出端和远端负载之间的线束是否发生了开路，通过电路设计能够实现对驱动电路的第一输出端和远端负载之间连接线束的短路和开路状态进行检测，成本较低，且能够根据不同需求提供相应的驱动能力，具有较高的灵活性。
[0042]图3是本实用新型又一实施例提供的高边驱动电路的结构图。如图3所示，所述高边驱动电路包括控制器31、驱动电路32和检测电路33，控制器31 —般为微处理器(uP)或微控制器(MCU)。
[0043]控制器31包括电源端VCC、接地端GND和两个GP1，电源端VCC与第二电源VCC相连，第二电源VCC的第二电源电压的大小一般为5V或者3.3V，接地端GND与地GND相连，通过微处理器uP或者所述微控制器MCU的处理，使得其中一个GP1作为控制器21的输出端接口 10_1，另一个GP1作为控制器21的输入端接口 10_2。
[0044]驱动电路32包括第一晶体管、第二晶体管和第一电阻R1，优选的，所述第一晶体管为第一 NPN三极管Q1，所述第二晶体管为PMOS管Q2，所述第一 NPN三极管Ql的控制端(基极)与控制器31的输出端10_1相连，第一 NPN三极管Ql的输出端(集电极)分别与PMOS管Q2的控制端(栅极)以及第一电阻Rl的第一端相连，第一 NPN三极管Ql的输入端(发射极)与地GND相连，PMOS管Q2的输入端(源极)与第一电源VBAT相连，PMOS管Q2的输出端(漏极)分别与检测电路33的输入端以及远端负载34相连，具体地，PMOS管Q2的输出端(漏极)通过线束与远端负载34相连，第一电阻Rl的第二端与第一电源VBAT相连。第一电源VBAT的大小可以为12V或18V。
[0045]检测电路33包括第三电阻R3、第四电阻R4、第五电阻R5、第三晶体管和第六电阻R6，所述第三晶体管优选为第二 NPN三极管Q3，第三电阻R3的第一端与第二电源VCC相连，第三电阻R3的第二端分别与PMOS管Q2的输出端(漏极)以及第四电阻R4的第一端相连，第四电阻R4的第二端分别与第二 NPN三极管Q3的控制端(基极)以及第五电阻R5的第一端相连，第五电阻R5的第二端分别与第二 NPN三极管Q3的输入端(发射极)以及与地GND相连，第二 NPN三极管Q3的输出端(集电极)分别与控制器31的输入端10_2以及第六电阻R6的第一端相连，第六电阻R6的第二端与第二电源VCC相连。
[0046]下面以远端负载34为灯为例对图3所示的高边驱动电路的工作原理进行进一步说明，其中，远端负载34的正端通过线束(图3中虚线所示)与驱动电路32的第一输出端相连，远端负载34的负端接地:
[0047]在进一步说明之前，需要说明的是，在本实施例中，第四电阻R4和第五电阻R5的阻值可以为K Ω量级，第四电阻R4和第五电阻R5的分压比可以为1:1，当然也可以是其他的分压比，具体分压比可根据第一电源VBAT的电压以及第二 NPN三极管Q3的要求来确定，例如:第一电源VBAT电压为12V，第四电阻R4和第五电阻R5的阻值均为1K Ω。
[0048]当控制器31的输出端10_1输出的控制信号为高电平时，第一 NPN三极管Ql导通，由于第一电阻Rl的存在，使得A点为低电平，从而使得作为驱动电路32中开关电路的PMOS管Q2导通，由于PMOS管Q2的输入端(源极)与第一电源VBAT相连，使得PMOS管Q2的