一种MEMS器件及其制备方法、电子装置与流程

本发明涉及半导体领域，具体地，本发明涉及一种MEMS器件及其制备方法、电子装置。

背景技术：

随着半导体技术的不断发展，在传感器(sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，并朝尺寸小、性能高和功耗低的方向发展。

其中，MEMS传感器广泛应用于汽车电子：如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。

在MEMS领域中，电容式MEMS器件的工作原理是由振膜(Membrane)的运动产生电容的变化，利用电容变化量进行运算和工作的，现有常用的MEMS器件包括振膜、背板及位于背板下方的背腔组成。

目前所述背板包括掺杂的多晶硅和覆盖所述多晶硅的SiN，而且在多晶硅掺杂之后还包括进行快速热退火的过程，但是在该过程中会造成所述掺杂的离子往外扩散，所述离子的扩散会影响RTA工艺中反应平台的温度，造成温度延迟反应，使得腔室内温度过高，同时还会在所述掺杂多晶硅上产生更高的残留应力。

此外，除了上述问题还存在沉积SiN的过程中在所述多晶硅的顶角、侧壁上造成塌陷问题(notching issue)，从而影响MEMS器件的良率和性能。

现有技术中通过各种方法对所述制备工艺进行了改进，例如改变所述多晶硅的轮廓或者延长SiN的退火时间等，但是效果都不够理想。

因此需要对目前所述MEMS器件及其制备方法作进一步的改进，以便消除上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种MEMS器件的制备方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有图案化的牺牲材料层，在所述牺牲材料层上形成有具有第一开口的掺杂的背板层；

步骤S2：在所述半导体衬底上、所述掺杂的背板层上和所述第一开口中形成扩散阻挡层，以覆盖所述半导体衬底、所述牺牲材料层和所述掺杂的背板层；

步骤S3：对所述掺杂的背板层进行退火；

步骤S4：蚀刻所述扩散阻挡层，以在所述掺杂的背板层的侧壁上形成间隙壁；

步骤S5：在所述半导体衬底、所述牺牲材料层和所述掺杂的背板层上形成未掺杂的背板层，以包围所述牺牲材料层和所述掺杂的背板层。

可选地，所述方法还进一步包括：

步骤S6：图案化所述未掺杂的背板层，以形成第二开口，露出所述牺牲材料层；

步骤S7：去除所述牺牲材料层，以形成空腔；

步骤S8：图案化所述半导体衬底，以形成第三开口，形成背腔。

可选地，所述步骤S1包括：

步骤S11：提供所述半导体衬底，在所述半导体衬底上形成所述牺牲材料层；

步骤S12：沉积所述掺杂的背板层，以完全包裹所述半导体衬底和所述 牺牲材料层；

步骤S13：图案化所述掺杂的背板层和所述牺牲材料层，以减小所述掺杂的背板层和所述牺牲材料层的尺寸，露出所述半导体衬底的两端，同时在所述掺杂的背板层中形成所述第一开口，露出所述牺牲材料层。

可选地，在所述步骤S2中，所述扩散阻挡层完全包裹所述掺杂的背板层、露出的所述半导体衬底和所述牺牲材料层。

可选地，所述掺杂的背板层的厚度为200nm-400nm，掺杂浓度大于1E21。

可选地，所述掺杂的背板层选用掺杂磷的多晶硅层。

可选地，所述掺杂的背板层的沉积温度为520～540℃。

可选地，所述扩散阻挡层的厚度大于600nm，其沉积温度大于600℃。

可选地，在所述步骤S3中，所述退火的温度小于600℃，退火时间小于30S。

可选地，所述未掺杂的背板层的厚度大于3um，其沉积温度为380～420℃。

本发明还提供了一种如上述方法制备得到的MEMS器件。

本发明还提供了一种电子装置，包括上述的MEMS器件。

本发明为了解决现有技术中存在的问题，提供了一种MEMS器件的制备方法，为了防止掺杂的背板层在退火过程中掺杂离子的向外扩散，在所述掺杂的背板层的表面形成扩散阻挡层以完全包裹所述掺杂的背板层，防止离子的向外扩散，在退火完成之后对所述阻挡层进行图案化，以在所述掺杂的背板层的侧壁上形成间隙壁，在形成所述间隙壁之后在沉积所述未掺杂的背板层，以提高所述未掺杂的背板层的沉积和覆盖能力，同时还可以避免未掺杂的背板层在顶角的塌陷问题(notching issue)，进一步提高了所述MEMS器件的良率和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图

图1为本发明一具体实施方式中所述MEMS器件的结构示意图；

图2为本发明一具体实施方式中所述MEMS器件的结构示意图；

图3为本发明一具体实施方式中所述MEMS器件的结构示意图；

图4为本发明一具体实施方式中所述MEMS器件的结构示意图；

图5为本发明一具体实施方式中所述MEMS器件的结构示意图；

图6为本发明一具体实施方式中MEMS器件的制备工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

本发明提供了一种所述MEMS器件的制备方法，下面结合图1-5对所述方法做进一步的说明，所述图6为该实施方式中MEMS器件的制备过程示意图。

首先，执行步骤101，提供半导体衬底101，在所述半导体衬底上形成有图案化的牺牲材料层102，在所述牺牲材料层上形成有具有第一开口的掺杂的背板层103。

具体地，所述步骤101包括以下子步骤：

步骤1011：

提供所述半导体衬底101，在所述半导体衬底101上形成所述牺牲材料层102。

具体地，如图1所示，在该步骤中，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

所述牺牲材料层102为介电层、无机材料层、无定形碳或者金属材料层中的一种或者多种，所述牺牲材料层的形成方法为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)或者控制旋涂(controlled spin-on)中的一 种。

步骤1012：

沉积所述掺杂的背板层103，以完全包围所述半导体衬底101和所述牺牲材料层102。

在该步骤中，所述掺杂的背板层103形成于所述半导体衬底101和所述牺牲材料层102的所有表面，以完全包裹所述半导体衬底101和所述牺牲材料层102的四周。

可选地，所述掺杂的背板层103的厚度为200nm-400nm，掺杂浓度大于1E21。

可选地，所述掺杂的背板层103选用掺杂P的多晶硅层。

可选地，所述掺杂的背板层103的沉积温度为520～540℃。

步骤1013：图案化所述掺杂的背板层103和所述牺牲材料层102，以减小所述掺杂的背板层103和所述牺牲材料层102的尺寸，露出所述半导体衬底的两端，同时在所述掺杂的背板层103中形成所述第一开口，露出所述牺牲材料层102，如图2所示。

执行步骤102，在所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103上形成扩散阻挡层104，以覆盖所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103。

具体地，如图3所示，在该步骤中在露出的半导体衬底101上，所述牺牲材料层102和所述掺杂的背板层103上以及所述第一开口中沉积扩散阻挡层104，以覆盖并完全包裹所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103。

其中，可选地，所述扩散阻挡层104选用等离子增强TEOS，其沉积方法可以选用熔炉沉积，所述扩散阻挡层104沉积温度大于600℃，但并不局限于该方法。

可选地，所述扩散阻挡层104的厚度大于600nm。

执行步骤103，对所述掺杂的背板层103进行退火。

具体地，执行退火步骤，以激活所述掺杂的背板层103中掺杂的离子并消除掺杂缺陷。

可选地，对所述掺杂的背板层103进行退火的温度小于600℃，退火时间小于30S。

在该步骤中所述扩散阻挡层104覆盖并完全包裹所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103，防止了在快速热退火的过程中所述掺杂的离子往外扩散，避免了所述离子的扩散会影响RTA工艺中反应平台的温度，造成温度延迟反应，使得腔室内问题过高，同时还会对所述掺杂多晶硅上产生更高的残留应力的问题。

执行步骤104，蚀刻所述扩散阻挡层，以在所述掺杂的背板层103的侧壁上形成间隙壁。

具体地，如图4所示，所述蚀刻方法和间隙壁的蚀刻方法相同，去除所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103上的所述扩散阻挡层，仅保留所述背板层侧壁上的所述扩散阻挡层，以在所述掺杂的背板层103的侧壁上形成间隙壁。

在形成所述间隙壁之后再沉积所述未掺杂的背板层，以提高所述未掺杂的背板层的沉积和覆盖能力，同时还可以避免未掺杂的背板层在顶角的塌陷问题(notching issue)，进一步提高了所述MEMS器件的良率和性能。

执行步骤105，在所述半导体衬底以及所述牺牲材料层102和所述掺杂的背板层103上形成包围所述牺牲材料层102和所述掺杂的背板层103的未掺杂的背板层105。

具体地，如图5所示，在该步骤中所述未掺杂的背板层105的厚度大于3um，其沉积温度为380～420℃。

可选地，所述未掺杂的背板层105选用SiN。

执行步骤106，图案化所述未掺杂的背板层105，以形成第二开口，露出所述牺牲材料层并去除露出的所述牺牲材料层，以形成空腔。

具体地，如图5所示，图案化所述未掺杂的背板层105，以形成第二开口，露出所述牺牲材料层，其中，所述牺牲材料层选用氧化物层时，可以选用TMAH的湿法蚀刻去除所述牺牲材料层。

所述TMAH溶液的质量分数为0.1％-10％，所述湿法蚀刻温度为25-90 ℃，所述湿法蚀刻时间为10s-1000s，但是并不局限于该示例，还可以选用本领域常用的其他方法。

可选地，还可以选用干法蚀刻去除所述牺牲材料层，在本发明的一具体实施方式中可以选用HBr、Cl₂、O₂、N₂、NF₃、Ar、He和CF₄中的一种或多种作为蚀刻气体，作为优选，所述蚀刻中选用CF₄、NF₃气体，另外还可以加上N₂、O₂中的一种作为蚀刻气氛，其中所述气体的流量为20-100sccm，优选为50-80sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。

可选地，所述方法还可以进一步包括图案化所述半导体衬底，以形成第三开口，形成背腔。

可选地。在该步骤中选用双面蚀刻工艺，以同时去除所述背板上方和下方的所述牺牲材料层。

至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

本发明为了解决现有技术中存在的问题，提供了一种MEMS器件的制备方法，为了防止掺杂的背板层在退火过程中掺杂离子的向外扩散，在所述掺杂的背板层的表面形成扩散阻挡层以完全包裹所述掺杂的背板层，防止离子的向外扩散，在退火完成之后对所述阻挡层进行图案化，以在所述掺杂的背板层的侧壁上形成间隙壁，在形成所述间隙壁之后在沉积所述未掺杂的背板层，以提高所述未掺杂的背板层的沉积和覆盖能力，同时还可以避免未掺杂的背板层在顶角的塌陷问题(notching issue)，进一步提高了所述MEMS器件的良率和性能。

图6为本发明一具体实施方式中所述MEMS器件的制备工艺流程图，具体包括以下步骤：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有图案化的牺牲材料层，在所述牺牲材料层上形成有具有第一开口的掺杂的背板层；

步骤S2：在所述半导体衬底上、所述掺杂的背板层上和所述第一开口中形成扩散阻挡层，以覆盖所述半导体衬底、所述牺牲材料层和所述掺杂的背板层；

步骤S3：对所述掺杂的背板层进行退火；

步骤S4：蚀刻所述扩散阻挡层，以在所述掺杂的背板层的侧壁上形成间隙壁；

步骤S5：在所述半导体衬底、所述牺牲材料层和所述掺杂的背板层上形成未掺杂的背板层，以包围所述牺牲材料层和所述掺杂的背板层。

实施例二

首先，参照图1，所述MEMS器件，包括：

半导体衬底101；

背板，位于所述半导体衬底上方，所述背板包括依次形成的掺杂的背板层103和未掺杂的背板层105；

其中，在所述掺杂的背板层103的侧壁上还形成有间隙壁，以防止所述未掺杂的背板层105的塌陷。

在所述背板和半导体衬底101之间形成有空腔。

可选地，所述空腔下方的所述半导体衬底中形成有背腔；

具体地，如图5所示，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

可选地，所述掺杂的背板层103的厚度为200nm-400nm，掺杂浓度大于1E21。

可选地，所述掺杂的背板层103选用掺杂P的多晶硅层。

可选地，所述掺杂的背板层103的沉积温度为520～540℃。

在制备过程中在所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103上形成扩散阻挡层104，以覆盖所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103。

所述扩散阻挡层104覆盖并完全包裹所述半导体衬底101、所述牺牲材料层102和所述掺杂的背板层103，防止了在快速热退火的过程中所述掺杂 的离子往外扩散，避免了所述离子的扩散会影响RTA工艺中反应平台的温度，造成温度延迟反应，使得腔室内温度过高，同时还会对所述掺杂多晶硅上产生更高的残留应力的问题。

在所述掺杂的背板层103的侧壁上形成有间隙壁，在形成所述间隙壁之后再沉积所述未掺杂的背板层，以提高所述未掺杂的背板层的沉积和覆盖能力，同时还可以避免未掺杂的背板层在顶角的塌陷问题(notching issue)，进一步提高了所述MEMS器件的良率和性能。

本发明所述MEMS器件中在所述掺杂的背板层的侧壁上形成间隙壁，在形成所述间隙壁之后在沉积所述未掺杂的背板层，以提高所述未掺杂的背板层的沉积和覆盖能力，同时还可以避免未掺杂的背板层在顶角的塌陷问题(notching issue)，进一步提高了所述MEMS器件的良率和性能。

实施例三

本发明还提供了一种电子装置，包括实施例二所述的MEMS器件。其中，半导体器件为实施例二所述的MEMS器件，或根据实施例一所述的制备方法得到的MEMS器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述MEMS器件的中间产品。本发明实施例的电子装置，由于使用了上述的MEMS器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。