半导体器件及其封装方法与流程

本发明涉及微机电系统技术领域，特别是涉及一种半导体器件及其封装方法。

背景技术：

微机电系统(micro-electro-mechanicalsystems，mems)是一种可集成化生产，集微型机构、微型传感器、微型执行器以及信号处理和控制电路于一体的微型器件或系统。它是随着半导体集成电路微细加工技术和超精密机械加工技术发展而发展起来的。采用mems技术的微电子器件在航空、航天、环境监控、生物医学以及几乎人们所接触到的所有领域中有着十分广阔的应用前景。

mems传感器已经被应用于各个领域当中，由于工作环境的需要，mems传感器必须采用一种有效的封装结构和封装方法。现有的的封装方法是将集成电路芯片和mems芯片分别制造在两个独立的衬底上，然后通过键合工艺将两个芯片封装在一起，以形成mems装置，虽然实现了晶圆级的封装，但是采用两个衬底的封装方法较为复杂，并且集成化程度大大降低，使得衬底的利用率降低，不利于适应mems器件封装小型化的发展趋势。

技术实现要素：

本发明的目的在于，提供一种半导体器件及其封装方法，解决现有技术中封装工艺复杂、集成度低的问题。

为解决上述技术问题，本发明提供一种半导体器件的封装方法，包括：

提供一半导体基板，部分所述半导体基板的表面与一感应层之间形成一第一空腔，所述感应层上具有一保护层，所述保护层暴露出部分所述感应层作为感应窗口；

形成一封装层，所述封装层位于所述保护层上，所述封装层中具有位于所 述第一空腔上的开口，所述封装层与所述保护层之间形成一第二空腔。

可选的，所述半导体基板包括具有控制电路的衬底以及位于部分所述衬底上的层间介质层，所述层间介质层包括暴露在所述层间介质层外的互连结构以及底部接触电极，所述感应层与所述互连结构电性连接，部分所述感应层与所述底部接触电极之间形成所述第一空腔。

可选的，所述半导体基板还包括引出电极，所述引出电极位于所述衬底上，用于将所述控制电路电性接出。

可选的，在所述半导体基板上形成所述第二空腔的具体步骤包括：

在所述半导体基板的表面形成一牺牲层，所述牺牲层填充所述感应窗口，并覆盖至少部分所述保护层；

形成一封装层，所述封装层覆盖所述牺牲层；

在所述封装层中形成所述开口，所述开口暴露出所述牺牲层；

去除所述牺牲层，所述封装层与所述保护层之间形成所述第二空腔。

可选的，所述牺牲层的材料为非晶碳，所述牺牲层的厚度为500nm～5000nm。

可选的，采用氧气等离子体刻蚀工艺去除所述牺牲层。

可选的，所述牺牲层覆盖部分所述保护层时，所述封装层还覆盖剩余的部分所述保护层。

可选的，所述牺牲层完全覆盖所述保护层时，所述封装层还覆盖剩余的部分所述半导体基板。

可选的，所述封装层的材料为氧化硅、氮化硅或氮氧化硅中的一种及其组合，所述封装层的厚度为1000nm～10000nm。

相应的，本发明还提供一种半导体器件，包括：半导体基板，部分所述半导体基板与一感应层之间形成一第一空腔，所述感应层上具有一保护层，所述保护层暴露出的部分所述感应层作为感应窗口；封装层，所述封装层中具有位于所述第一空腔上的开口，所述封装层与所述保护层之间形成一第二空腔。

与现有技术相比，本发明提供的半导体器件及其封装方法具有以下优点：

在所述半导体器件的封装方法中，在半导体基板上形成一封装层，封装层位于保护层之上，并与保护层之前形成第二空腔，且封装层中的开口位于第一空腔上方，从而将第一空腔上的感应窗口暴露出来，使得感应窗口能够感应外 界的压力，实现对压力的检测。本发明中直接在半导体基板上形成封装层，完成对半导体基板的封装，工艺简单方便。

附图说明

图1为本发明一实施例中半导体器件封装方法的流程图；

图2为本发明一实施例中半导体基板的结构示意图；

图3为本发明一实施例中形成第二空腔的结构示意图；

图4为本发明一实施例中形成牺牲层的结构示意图；

图5为本发明一实施例中形成封装膜层的结构示意图；

图6为本发明一实施例中形成开口的结构示意图；

图7为本发明一实施例中去除牺牲层的结构示意图；

图8为本发明另一实施例中形成牺牲层和封装层的结构示意图；

图9为本发明另一实施例中刻蚀封装层的结构示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件及其封装方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于提供一种半导体及其封装方法，提供一半导体基板，部分所述半导体基板的表面与一感应层之间形成一第一空腔，所述感应层上具有一保护层，所述保护层暴露出部分所述感应层作为感应窗口；形成一封装层，所述封装层位于所述保护层上，所述封装层中具有位于所述第一空腔上的开口，所述封装层与所述保护层之间形成一第二空腔。在所述半导体器件的封装方法中，在半导体基板上形成一封装层，封装层位于保护层之上，并与保护层之前形成第二空腔，且封装层中的开口位于第一空腔上方，从而将第一空腔上的感应窗口暴露出来，使得感应窗口能够感应外界的压力，实现对压力的检测。本发明中直接在半导体基板上形成封装层，完成对半导体基板的封装，工艺简单方便。

根据上述核心思想，本发明提供的半导体器件的封装方法的流程图如图1所示，具体包括如下步骤：

步骤s11，提供一半导体基板，部分所述半导体基板的表面与一感应层之间形成一第一空腔，所述感应层上具有一保护层，所述保护层暴露出部分所述感应层作为感应窗口；

步骤s12，形成一封装层，所述封装层位于所述保护层上，所述封装层中具有位于所述第一空腔上的开口，所述封装层与所述保护层之间形成一第二空腔。

以下结合图2至图9，具体说明本发明的半导体器件的封装方法，图2至图7为本发明一实施例中半导体器件的封装方法中各步骤的结构示意图，土8和图9为本发明另一实施例中半导体器件的封装方法中的结构示意图。

首先，参考图2所示，执行步骤s11，提供一半导体基板100，所述半导体基底100包括具有控制电路(图中为未示出)的衬底110以及位于部分所述衬底110上的层间介质层120，所述层间介质层120内具有互连结构121和底部接触电极122，所述底部接触电极122的厚度为0.5μm～4.0μm。其中，互连结构121可以包括栓塞和互连线，其具体的结构需要根据实际情况确定。底部接触电极122的材料选自铝、钛、锌、银、金、铜、钨、钴、镍、钽、铂这些金属其中之一或者他们的任意组合。所述半导体基板100还包括引出电极130，所述引出电极130位于所述衬底110上，并位于所述层间介质层120的一侧，引出电极130用于将所述控制电路接出。另外，在半导体基底100内还可以形成有其 他器件结构，例如放大器、数/模转换器、模拟处理电路和/或数字处理电路、接口电路等，形成这些器件结构的方法均可以为cmos工艺。

继续参考图2所示，部分所述半导体基板100的表面与一感应层200之间形成一第一空腔210，本实施例中，在所述层间介质层120上形成一感应层200，部分所述感应层200与所述底部接触电极122之间形成所述第一空腔210，剩余的部分所述感应层200与互连结构121之间电性连接。本实施例中，所述感应层200为锗硅，感应层200与底部接触电极122位于第一空腔210相对的两侧，作为电容结构的两极板，之后，所述感应层200上具有一保护层300，所述保护层300暴露出部分所述感应层200作为感应窗口310。本发明中，根据第一空腔210的高度变化检测感应层200上的压力，从而形成压力传感器。

接着，执行步骤s12，形成一封装层，所述封装层位于所述保护层上，所述封装层中具有位于所述第一空腔上的开口，所述封装层与所述保护层之间形成一第二空腔，第二空腔将第一空腔上的感应窗口暴露出来，使得感应窗口能够感应外界的压力，实现对压力的检测。本发明中直接在半导体基板上形成封装层，完成对半导体基板的封装，工艺简单方便。

具体的，参考图3所示，在所述半导体基板上形成所述第二空腔的具体步骤包括如下子步骤：

首先，参考图4所示，执行步骤s121，在所述半导体基板100的表面形成一牺牲层400，所述牺牲层400填充所述感应窗口310，并覆盖部分所述保护层300。本发明中，所述牺牲层400完全填充所述感应窗口310，并覆盖第一空腔210上方的保护层300，牺牲层400用于后续在第一空腔210上形成第二空腔。本实施例中，所述牺牲层400的材料为非晶碳，当然，所述牺牲层400的材料并不限于为非晶碳，还可以为其他材料，例如，氧化硅等材料。本实施例中，根据对压力传感器的封装要求以及压力传感器的检测要求，所述牺牲层400的厚度可以为为500nm～5000nm，例如，1000nm、2000nm、3000nm、4000nm，使得第二空腔具有足够的高度，保证压力传感器的感应窗口310与外界连通，从而检测到压力。

其次，参考图5所示，执行步骤s122，在所述半导体基板100上形成一封装层500，所述封装层500覆盖所述牺牲层400以及剩余的部分所述保护层300。 并且，所述封装层500还可以覆盖部分衬底110。在本发明中，封装层500直接作为半导体器件的封装结构，从而避免对半导体器件进行封装，简化工艺。本实施例中，所述封装层500的材料为氧化硅、氮化硅或氮氧化硅中的一种及其组合，并且，本实施例中，可以采用化学气相沉积等工艺形成所述封装层，所述封装层500的厚度为1000nm～10000nm，例如，2000nm、4000nm、6000nm、8000nm，此为根据实际工艺需要进行的设置，本发明对此不予限制。

接着，参考图6所示，执行步骤s123，刻蚀所述封装层500，在所述封装层500上形成开口510，所述开口510位于所述第一空腔219上方，并且所述开口510暴露出所述牺牲层400。本实施例中，先在封装层500上形成图案化的光阻(图中未示出)，之后采用等离子体刻蚀工艺刻蚀封装层500形成开口510，接着，去除所述图案化的光阻。

最后，参考图7所示，执行步骤s124，去除所述牺牲层400，从而所述封装层500与所述保护层300之间形成所述第二空腔520。本实施例中，采用等离子体刻蚀工艺去除所述牺牲层，例如，牺牲层400为非晶碳时，采用氧气等离子体的灰化工艺去除所述牺牲层，非晶碳与氧气等离子体反应生成二氧化碳，二氧化碳由开口510的挥发，从而形成第二空腔520，本发明中，第二空腔520将第一空腔210上的感应窗口310暴露出来，使得感应窗口310能够感应外界的压力，实现对压力的检测。

可以理解的是，参考图8所示，在本发明的其他实施例中，所述牺牲层400还可以完全覆盖所述保护层300，此时，所述封装层500还覆盖部分所述半导体基板100，即封装层500还覆盖部分衬底110，封装层500可以覆盖剩余的部分衬底，同时将引出电极130暴露出来，也可以完全覆盖剩余的部分衬底110，只要牺牲层能使得在第一空腔210上形成第二空腔即可，此亦在本发明保护的思想范围之内。此外，参考图9所示，当封装层500完全剩余的部分衬底110时，在形成开口510的同时，还刻蚀衬底110上的部分封装层500，将引出电极130暴露出来。

相应的，参考图7所示，本发明还提供一种半导体器件，包括：半导体基板100，部分所述半导体基板100与一感应层200之间形成一第一空腔210，所述感应层200上具有一保护层300，所述保护层300暴露出的部分所述感应层 200作为感应窗口310；封装层500，所述封装层500中具有位于所述第一空腔210上的开口，所述封装层500与所述保护层300之间形成一第二空腔520。

综上所述，本发明提供一种半导体器件及其封装方法，在所述半导体器件的封装方法中，在半导体基板上形成一封装层，封装层位于保护层之上，并与保护层之前形成第二空腔，且封装层中的开口位于第一空腔上方，从而将第一空腔上的感应窗口暴露出来，使得感应窗口能够感应外界的压力，实现对压力的检测。本发明中直接在半导体基板上形成封装层，完成对半导体基板的封装，工艺简单方便。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。