半导体器件及其形成方法与流程

本发明实施例涉及半导体器件及其形成方法，更具体地涉及微机电器件及其形成方法。

背景技术：

微机电系统(“mems”)正变得越来越流行，特别是随着这样的器件的小型化并且将它们集成到集成电路制造工艺中。然而，mems器件将它们独特的需求引入集成工艺中。电互连mems器件是独特挑战的一个方面。特别地，将不同的mems器件集成到同一集成电路制造工艺中面临挑战。

技术实现要素：

根据本发明的一个实施例，提供了一种用于形成微机电(mems)器件的方法，该方法包括：图案化第一衬底的介电层以通过所述介电层暴露导电部件和底部层，所述第一衬底包括所述介电层和所述底部层，所述导电部件设置在靠近所述底部层的所述介电层中；将第二衬底的第一表面接合至所述介电层；图案化所述第二衬底以形成膜和可移动元件；在所述第二衬底的第二表面上形成多个第一金属接合件，其中，所述第二表面与所述第一表面相对；在覆盖晶圆的表面上形成多个第二金属接合件；通过将所述多个第二金属接合件接合至所述多个第一金属接合件来将所述覆盖晶圆接合至所述第二衬底，其中，将所述覆盖晶圆接合至所述第二衬底形成包括所述可移动元件的第一密封腔以及形成以所述膜部分地为界的第二密封腔；以及去除所述覆盖晶圆的部分以将所述第二密封腔暴露于环境压力。

根据本发明的另一实施例，还提供了一种用于形成微机电(mems)器件的方法，包括：图案化第一衬底的介电层以创建第一腔和第二腔，所述第一衬底包括所述介电层和底部层，在所述第一腔中的所述底部层上设置第一电极并且在所述第二腔中的所述底部层上设置第二电极；图案化所述介电层以暴露多个导体，所述导体设置在所述底部层上的所述介电层中；将第二衬底的第一表面接合至所述介电层，所述接合密封所述第二腔；形成从所述导体延伸穿过所述第二衬底的多个贯通孔；图案化所述第二衬底以创建可移动部件，所述可移动部件设置在所述第一电极上；图案化所述第二衬底以创建膜，所述膜设置在所述第二电极上；在第三衬底中形成开口；以位于所述第三衬底中的所述开口设置在所述膜上方的方式将所述第三衬底接合至所述第二衬底，其中，将所述第三衬底接合至所述第二衬底形成第三密封腔和第四密封腔，所述第三密封腔包括所述可移动部件和所述第一腔，以及所述第四腔以所述膜部分地为界；以及去除所述第三衬底的部分以通过所述第三衬底中的所述开口将所述第四密封腔暴露于环境压力。

根据本发明的又一实施例，还提供了一种微机电(mems)器件，包括：第一衬底，包括：底部层；介电层，位于所述底部层上方；上部层，位于所述介电层上方；第一腔，设置在所述介电层中，所述第一腔以所述底部层部分地为界并且以由所述上部层形成的膜部分地为界，其中，第一导电部件设置在所述第一腔中并且所述第一腔具有第一压力；第二导电部件，设置在第二腔中，可移动元件设置在所述第二导电部件上方，所述第二腔具有第二压力；以及覆盖晶圆，接合至所述第一衬底，其中，所述覆盖晶圆和所述第一衬底限定具有环境压力的第三腔，并且所述第三腔以所述膜部分地为界，并且其中，所述第二腔穿过所述第一衬底的所述上部层延伸至所述底部层。

附图说明

为了更全面地理解本发明的实施例及其优势，现将结合附图所进行的以下描述作为参考，其中：

图1至图26是根据一些实施例的制造mems器件的中间阶段的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

图1至图26示出制造具有压力传感器和加速计的mems器件2500(见图26)的中间阶段的截面图。使用相同的集成电路(ic)芯片和工艺制造压力传感器和加速计。因此，通过图1至图26示出的各种实施例允许在单个芯片上制造mems压力传感器器件和加速计的平滑集成。

如图1所示，结构100包括衬底102。衬底102可由硅或诸如硅锗、碳化硅、它们的组合等其他材料形成。衬底102可由低电阻率的硅形成。在一些实施例中，衬底102可以是绝缘体上硅(soi)衬底。soi衬底可包括在绝缘层(例如，掩埋氧化物)上方形成的半导体材料层(例如，硅、锗等)，半导体材料层形成在硅衬底中。此外，可使用包括多层衬底、梯度衬底、混合取向衬底等其他衬底。

在衬底102的上方形成金属化层104。金属化层104可包括mems器件的电组件。例如，金属化层104可包括用于一个或多个mems器件的一个或多个传感器(诸如用于加速计的传感器104a和用于压力传感器的传感器104b)。金属化层104还包括mems器件的组件之间以及与外部器件和组件之间的电连接。

可使用任何合适的方法形成金属化层104。例如，在一些实施例中，金属化层104的形成包括在衬底102上形成介电层106。在一些实施例中，介电层106由可使用光刻图案化的聚合物形成，该聚合物可以是诸如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)、合金或它们的组合等的光敏材料。在其他实施例中，介电层106由诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、合金或它们的组合等形成。可以通过旋涂、层压、化学汽相沉积(cvd)等或它们的组合形成介电层106。然后图案化介电层106以在将形成的金属化层104中形成开口。在由光敏材料形成介电层106的实施例中，通过根据所期望的图案暴露介电层106来实施图案化并且显影以去除不期望的材料，从而暴露金属化层104的期望的位置。诸如使用图案化的掩模和蚀刻的其他方法也可以用于图案化介电层106。

在介电层106上方并且在形成于介电层106中的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层为金属层，其可为单层或包括由不同材料形成的多个子层的复合层。晶种层可由铜、钛、镍、金、合金或它们的组合等制成。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。例如，可以使用物理汽相沉积(pvd)、化学汽相沉积(cvd)、原子层沉积(ald)、合金或它们的组合等形成晶种层。

然后在晶种层上并且在形成于介电层106中的开口中形成导电材料。可通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以包括诸如铜、钛、钨、铝、合金或它们的组合等的金属。接下来，例如使用研磨或化学机械抛光(cmo)或诸如湿蚀刻或干蚀刻的可接受的蚀刻工艺去除位于介电层106中的开口上方的多余的导电材料和晶种层的没有设置在介电层106的开口中的部分。晶种层和导电材料的剩余部分形成了金属化层104的电连接。

接下来，参照图2，在介电层106上方沉积光刻胶层200并且图案化光刻胶层200。光刻胶层200的图案化暴露了介电层106的位于金属化层104之上的将形成mems腔的区域。下文中将更详细地解释，每个mems加速计和mems压力传感器都包括腔(传感器设置在腔中)。图案化光刻胶层200以暴露介电层106的位于传感器104a和传感器104b上方并且围绕传感器104a和传感器104b的将创建腔的位置。图案化光刻胶层200以暴露介电层106的贯通孔将要定位的区域。下文中将更详细地讨论，衬底800将接合至介电层106的与衬底102的相对侧上的介电层106(见图8)。贯通孔将提供金属化层104和位于衬底800的另一侧上的接触件之间的电连接。

在图案化光刻胶层200之后，蚀刻介电层106。可使用诸如湿蚀刻或干蚀刻的任何可接受的蚀刻工艺。在图3中示出蚀刻的结构。如图3所示，该蚀刻是浅蚀刻并且该蚀刻不穿透介电层106并且不暴露金属化层104。然后去除光刻胶层200。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层200，因此增加光刻胶层200的温度直到光刻胶层200分解并且可以被去除。在去除光刻胶层200之后，在图4中示出所得到的结构。

接下来，参照图5，沉积并图案化光刻胶层500。正如光刻胶层200，光刻胶层500的图案化暴露了介电层106的位于金属化层104之上的将形成mems腔的区域。在一些实施例中，可以期望保留介电层106的位于计划的mems腔内、金属化层104上方的段。这些段可以用作各种目的。例如，在一些实施例中，这些段可以形成限制mems器件中的可移动元件运动的机械凸块。这些段也可用作抗粘滞凸块。这样，在计划的mems腔上方以保留光刻胶层500的段502的方式图案化光刻胶层500。段502在后续的蚀刻步骤中将防止介电层106下面的区域被去除。图案化光刻胶层500以暴露介电层106的贯通孔将要定位的区域。

在图案化光刻胶层500之后，再次蚀刻介电层106。可使用诸如湿蚀刻或干蚀刻的任何可接受的蚀刻工艺。在图6中示出蚀刻的结构。如图6所示，该蚀刻暴露了金属化层104的段，特别是传感器104a和104b。该蚀刻也暴露了围绕传感器104a和传感器104b且将形成贯通孔的位置处的衬底102。然后，去除光刻胶层500，在图7中示出留下的结构。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层500，因此增加光刻胶层500的温度直到光刻胶层500分解并且可以被去除。

接下来，参照图8，将衬底800接合至结构100。将衬底800接合至与介电层106的与介电层106和衬底102的界面相对的表面。衬底800可由硅或诸如硅锗、碳化硅、合金或它们的组合等其他材料形成。衬底800可由低电阻率的硅形成。在一些实施例中，衬底800可以是绝缘体上硅(soi)衬底。soi衬底可包括在绝缘层(例如，掩埋氧化物)上方形成的半导体材料层(例如，硅、锗等)，半导体材料层形成在硅衬底中。此外，可使用包括多层衬底、梯度衬底、混合取向衬底等的其他衬底。

可使用诸如熔融接合、阳极接合、共晶接合等任何适合的技术来将衬底800接合至结构100。例如，在各种实施例中，可使用薄多晶硅层(未示出)作为接合界面来将衬底800熔融接合至结构100。在一些实施例中，通过沉积工艺形成接合界面。一旦形成，衬底800与结构100对齐并且衬底800和结构100接触在一起以开始衬底800与结构100的接合。一旦已经通过衬底800与结构100的接触开始接合，可通过将衬底800和结构100加热至一定温度来强化接合工艺。在一些实施例中，温度可是从100度到600度。在一些实施例中，对衬底800和结构100施加接合力以强化接合工艺。在一些实施例中，可以施加从1kn至50kn的力。

衬底800与结构100的接合创建了可在其中形成mems器件的腔。例如，在接合之后，在腔内设置加速计传感器104a，也可以设置压力传感器104b。

参考图9，将衬底800削薄至期望的厚度t1。削薄工艺可以包括研磨或cmp工艺、回蚀刻工艺或可对衬底800的表面实施的其他可接受的工艺。由于削薄工艺，衬底800可以具有从约10μm至约50μm(诸如约30μm)的厚度t1。

接下来，如图10所示，沉积并图案化光刻胶层1000。光刻胶层1000中的开口暴露衬底800的将形成贯通孔的区域。贯通孔提供了从金属化层104至接触件(随后将在衬底800的顶面上形成)的电连接。

接下来，仍参照图11，通过光刻胶层1000中的开口蚀刻衬底800。可使用诸如湿蚀刻或干蚀刻的任何可接受的蚀刻工艺。如图11所示，蚀刻创建了位于衬底800中且穿透衬底800的开口。位于衬底800中的开口设置在先前创建于介电层106中的贯通孔开口上方。然后去除光刻胶层1000。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层1000，因此增加光刻胶层1000的温度直到光刻胶层1000分解并且可以被去除。

参照图12，在开口中形成贯通孔1200。例如，通过在衬底800上方形成导电的晶种层(未示出)来形成贯通孔1200。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。晶种层可由铜、钛、镍、金、合金或它们的组合等制成。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。例如，可以使用pvd、cvd、ald、它们的组合等形成晶种层。

接下来，例如，使用化学镀工艺或电化学镀工艺利用导电材料填充开口，从而创建贯通孔1200。贯通孔1200可包括铜、铝、钨、镍、焊料、合金或它们的组合。贯通孔1200的顶视图形状可以为矩形、正方形、圆形等。

接下来，参照图13，实施诸如cmp工艺的蚀刻步骤或研磨工艺以去除晶种层的位于衬底800上方的暴露的部分和位于贯通孔1200上方的任何多余的导电材料。可以使用任何合适的蚀刻或研磨工艺。在图13中示出所得到的结构。

在一些实施例中，当晶种层用于形成贯通孔(由与贯通孔1200类似或相同的材料形成)时，晶种层可以与贯通孔合并并且中间没有可区分的界面。在一些实施例中，在晶种层与贯通孔1200之间存在可区分的界面。

接下来，参考图14，在衬底800上方形成接触件1400。接触件1400可由铝铜(alcu)形成并且用于后续工艺步骤中的共晶接合。在一些实施例中，适合于共晶接合的诸如ge、au等，或它们的组合或它们的合金的不同的导电材料可用来代替。

可以使用形成接触件1400的任何合适的方法。在一些实施例中，可在衬底800上方沉积晶种层(未示出)。随后可沉积并且图案化光刻胶层，光刻胶层中开口的位置暴露了接触件1400所期望的位置。例如，使用化学镀工艺或电化学镀工艺利用导电材料填充开口，从而创建接触件1400。接触件1400的顶视图形状可以为矩形、正方形、圆形等。接下来，可实施诸如cmp工艺的蚀刻步骤或研磨步骤以去除接触件1400上方的任何多余的导电材料。可以使用任何合适的蚀刻或研磨工艺。然后可以去除光刻胶层。可沉积并且图案化另一光刻胶掩模，光刻胶层中的开口的位置暴露了晶种层的没有在接触件1400之下的部分。可以蚀刻晶种层的暴露的部分，并且可以去除光刻胶层，留下图14中示出的结构。形成接触件1400的其他方法是可能的。

接下来，如图15所示，在衬底800和接触件1400上方沉积光刻胶层1500并图案化光刻胶层1500。图15中的开口暴露了衬底800的位于传感器104b上方的将形成压力传感膜的段。然后，使用任何可接受的蚀刻方法对衬底800的通过光刻胶层1500暴露的区域实施蚀刻。在图16中示出蚀刻的结构。如图16所见，蚀刻创建的膜1600与传感器104b一起工作以用作mems压力传感器。在一些实施例中，膜1600可具有介于约0.5μm至约10μm之间(诸如约5μm)之间的厚度t2。蚀刻后，去除光刻胶层1500。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层1500，因此增加光刻胶层1500的温度直到光刻胶层1500分解并且可以被去除。

接下来，参照图17，在衬底800上方沉积光刻胶层1700并且图案化光刻胶层1700。图案化后，光刻胶层1700中的开口暴露了衬底800的位于传感器104a上方的区域。接下来，通过层1700中的开口对衬底800实施蚀刻。可使用诸如湿蚀刻或干蚀刻的任何可接受的蚀刻工艺。在图18中示出蚀刻的结构。蚀刻创建了可移动块1800。可移动块1800与传感器104a一起工作以提供mems加速计。例如，使用设置在可移动块1800和衬底800的其他区域之间的弹簧(未示出)将可移动块1800附接至衬底800的其他区域。弹簧将可移动块1800附接至整体结构，同时允许可移动块1800移动。

接下来，去除光刻胶层1700。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层1700，因此增加光刻胶层1700的温度直到光刻胶层1700分解并且可以被去除。在图19中示出所得到的结构。

接下来，将覆盖晶圆接合至结构100。图20至图24示出制造包含在完整的mems器件2500中的覆盖晶圆2000的各种中间步骤。图20中示出的覆盖晶圆2000可以是或可以不是半导体晶圆(例如，cmos晶圆)，其可以具有或可以不具有电路(未示出)。特别地，覆盖晶圆2000可以包括诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等的各种有源器件。可互连电路以实施适用于特定应用的一种或更多功能，其可以与或可以不与mems器件2500相关联。

参照图21，图案化覆盖晶圆2000以创建多个接合区2100。接合区2100是覆盖晶圆2000将接合至结构100的区域。可使用包括上述那些的任何合适的蚀刻技术在覆盖晶圆2000中创建接合区2100。例如，可在覆盖晶圆2000上方沉积光刻胶层并且图案化光刻胶层，光刻胶层中的开口的位置暴露覆盖晶圆2000的将蚀刻的区域。可使用诸如湿蚀刻或干蚀刻的任何合适的蚀刻工艺实施蚀刻。例如，通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层，因此增加光刻胶层的温度直到光刻胶层分解并且可以被去除。

可根据需要重复这些步骤以实现根据特定的封装设计来确定的覆盖晶圆2000的所期望的形状。

接下来，参照图22，在覆盖晶圆2000上方沉积光刻胶层2200。图案化光刻胶层2200以创建暴露覆盖晶圆2000的段的开口(将在其中创建孔)。如将在下文中解释的，在将覆盖晶圆2000接合至结构100之后，将在覆盖晶圆2000和压力传感膜1600之间创建腔。覆盖晶圆2000的后续削薄将通过覆盖晶圆2000中的孔(见图26)将内腔暴露于环境压力。

参照图23，通过光刻胶层2200中的开口在覆盖晶圆2000中蚀刻孔。可使用诸如干蚀刻或湿蚀刻的任何可接受的蚀刻工艺。通过蚀刻创建的孔不穿透覆盖晶圆2000并且孔终止在覆盖晶圆2000内。

在孔蚀刻入覆盖晶圆2200内之后，去除光刻胶层2200。可通过诸如溶解在化学溶液中、等离子体灰化或其他方法的工艺去除光刻胶层2200，因此增加光刻胶层2200的温度直到光刻胶层2200分解并且可以被去除。

接下来，参照图24，在覆盖晶圆2000的顶面上方形成接合材料层2400(可选地称为接合件2400)。使用例如pvd和光刻/蚀刻毯式沉积以及图案化接合材料层2400。接合材料层2400可由位于锗层下面的alcu层制成，但是也可以使用诸如金的其他金属材料。接合材料层2400可用作后续接合工艺的共晶接合材料。接合材料层2400可以或可以不电接合至覆盖晶圆2000内的导线。

图25示出堆叠的mems器件2500，其中，覆盖晶圆2000被翻转和堆叠在结构100上方。可通过接合材料层2400和接触件1400之间的共晶接合来将覆盖晶圆2000接合至结构100。如图25所示，通过共晶结合工艺，可移动元件(例如，可移动块1800)可定位于加速计传感器104a和覆盖晶圆2000之间。此外，对齐覆盖晶圆2000和结构100，从而使得传感器104a设置在通过共晶结合限定的密封腔中。

在图26中，实施研磨工艺以去除覆盖晶圆2000的部分。研磨也可以称为暴露覆盖晶圆2000的部分的开口焊盘研磨(opg)并且可以使用已知的研磨技术进行。去除覆盖晶圆2000的部分可包括诸如cmp、回蚀刻、它们的组合等已知的去除技术。

在一些实施例中，覆盖晶圆2000的opg暴露覆盖晶圆2000内的金属线(未示出)的部分。金属线的这些暴露的部分可用作将覆盖晶圆2000中的电路电连接至外部电路(未示出)的输入/输出焊盘。此外，研磨可将腔2600暴露于环境压力。即，将腔2600暴露于开口空气环境。

图26示出根据各种实施例的完整的mems器件2500。mems器件2500包括压力传感器2602。压力传感器2602包括膜(即，衬底800的区域1600)和传感器104b。将膜1600的一个表面暴露于环境压力(例如，通过腔2600)并且将膜1600的其他表面暴露于密封压力(例如，通过密封腔2606)。腔2600部分地以膜1600为界。通过介电层106和衬底800之间的熔融接合工艺的条件限定密封腔2606的压力。例如，在具有一定压力电平的室中实施熔融接合工艺以将密封腔限定在合适的压力电平。例如，密封腔2606可具有从约1mbar至约300(诸如10mbar)的压力。因此，压力传感器2602可通过对比腔2600和密封腔2606之间的差异来检测环境压力。

mems器件2500也包括加速计，加速计通过在密封腔2608(具有通过共晶接合限定的压力)中的加速计传感器104a上方设置可移动块1800来检测加速度。例如，可移动块1800的移动与加速计的整体运动相关，因此，导致传感器104a的电容改变并且允许处理器(图26中未示出)从可移动块1800的移动来确定加速度。可根据加速计2604的期望的功能选择密封腔2608的压力。通过接合材料层2400和接触件1400之间的接合工艺的条件限定密封腔2608的压力。例如，可在具有一定压力电平的室内实施共晶接合工艺以限定密封腔的合适的压力电平。例如，密封腔2608可具有从约1mbar至约1100mbar(诸如700mbar)的压力。

因此，使用图1至图26示出的各种形成步骤，可利用最低的额外成本使用相同的mems制造工艺在单个芯片上形成压力传感器和加速计。本文中描述的工艺和器件可以提供具有较小尺寸的集成mems器件。本文中描述的工艺和器件也可以提供利用减少的成本生产的集成mems器件。

根据一定实施例，提供了一种形成微机电(mems)器件的方法。该方法包括图案化第一衬底的介电层以通过介电层暴露导电部件和底部层。第一衬底包括介电层和底部层。在接近底部层的介电层中设置导电部件。将第二衬底的第一表面接合至介电层。图案化第二衬底以形成膜和可移动元件。在第二衬底的第二表面上形成多个第一金属接合件，这里第二表面与第一表面相对。在覆盖晶圆的表面上形成多个第二金属接合件。通过将多个第二金属接合件接合至多个第一金属接合件来将覆盖晶圆接合至第二衬底。将覆盖晶圆接合至第二衬底形成了包括可移动元件的第一密封腔并且第二密封腔部分地以膜为界。去除覆盖晶圆的部分以将第二密封腔暴露于环境压力。

根据一定的实施例，提供了一种用于形成微机电(mems)器件的方法。该方法包括图案化第一衬底的介电层以创建第一腔和第二腔。第一衬底包括介电层和底部层。在第一腔中的底部层上设置第一电极并且在第二腔中的底部层上设置第二电极。图案化介电层以暴露多个导体，在底部层上的介电层中设置导体。将第二衬底的第一表面接合至介电层，该接合密封了第二腔。形成从导体通过第二衬底延伸的多个贯通孔。图案化第二衬底以创建可移动部件，在第一电极上方设置可移动部件。图案化第二衬底以创建膜，在第二电极上方设置膜。在第三衬底中形成开口。将第三衬底以在膜上方设置位于第三衬底中的开口的方式接合至第二衬底，在第三衬底接合至第二衬底的位置形成了第三密封腔和第四密封腔。第三密封腔包括可移动部件和第一腔。第四腔以膜部分地为界。去除第三衬底的部分以通过第三衬底中的开口将第四密封腔暴露于环境压力。

根据一定的实施例，提供了一种微机电(mems)器件。器件包括第一衬底。第一衬底包括底部层、位于底部层上方的介电层和位于介电层上方的上部层部分地为界。第一腔设置在介电层中。第一腔以底部层部分地为界并且以由上部层形成的膜为界。第一导电部件设置在第一腔中并且第一腔具有第一压力。第二导电部件设置在第二腔中。可移动元件设置在第二导电部件上方。第二腔具有第二压力。覆盖晶圆接合至第一衬底。覆盖晶圆和第一衬底限定具有环境压力的第三腔。第三腔以膜部分地为界。第二腔穿过第一衬底的上部层延伸至覆盖晶圆。

根据本发明的一个实施例，提供了一种用于形成微机电(mems)器件的方法，该方法包括：图案化第一衬底的介电层以通过所述介电层暴露导电部件和底部层，所述第一衬底包括所述介电层和所述底部层，所述导电部件设置在靠近所述底部层的所述介电层中；将第二衬底的第一表面接合至所述介电层；图案化所述第二衬底以形成膜和可移动元件；在所述第二衬底的第二表面上形成多个第一金属接合件，其中，所述第二表面与所述第一表面相对；在覆盖晶圆的表面上形成多个第二金属接合件；通过将所述多个第二金属接合件接合至所述多个第一金属接合件来将所述覆盖晶圆接合至所述第二衬底，其中，将所述覆盖晶圆接合至所述第二衬底形成包括所述可移动元件的第一密封腔以及形成以所述膜部分地为界的第二密封腔；以及去除所述覆盖晶圆的部分以将所述第二密封腔暴露于环境压力。

在上述方法中，将所述覆盖晶圆接合至所述第二衬底包括共晶接合工艺，其中，通过所述共晶接合工艺来限定所述接合后的所述第一密封腔的压力电平。

在上述方法中，将所述第二衬底接合至所述第一衬底包括熔融接合工艺。

在上述方法中，还包括形成从所述介电层中的所述导电部件穿过所述第二衬底延伸的贯通孔。

在上述方法中，还包括在所述导电部件的一个上方形成多个抗粘滞凸块。

在上述方法中，所述抗粘滞凸块设置在所述可移动元件下面。

在上述方法中，所述第二衬底包括低电阻率的硅。

在上述方法中，所述的去除所述覆盖晶圆的部分以将所述第二密封腔暴露于环境压力包括在所述覆盖晶圆中形成开口以将所述第二密封腔暴露于周围环境。

在上述方法中，将所述第二衬底的所述第一表面接合至所述介电层创建第三密封腔，其中，通过所述接合工艺限定所述接合后的所述第三密封腔的压力电平。

根据本发明的另一实施例，还提供了一种用于形成微机电(mems)器件的方法，包括：图案化第一衬底的介电层以创建第一腔和第二腔，所述第一衬底包括所述介电层和底部层，在所述第一腔中的所述底部层上设置第一电极并且在所述第二腔中的所述底部层上设置第二电极；图案化所述介电层以暴露多个导体，所述导体设置在所述底部层上的所述介电层中；将第二衬底的第一表面接合至所述介电层，所述接合密封所述第二腔；形成从所述导体延伸穿过所述第二衬底的多个贯通孔；图案化所述第二衬底以创建可移动部件，所述可移动部件设置在所述第一电极上；图案化所述第二衬底以创建膜，所述膜设置在所述第二电极上；在第三衬底中形成开口；以位于所述第三衬底中的所述开口设置在所述膜上方的方式将所述第三衬底接合至所述第二衬底，其中，将所述第三衬底接合至所述第二衬底形成第三密封腔和第四密封腔，所述第三密封腔包括所述可移动部件和所述第一腔，以及所述第四腔以所述膜部分地为界；以及去除所述第三衬底的部分以通过所述第三衬底中的所述开口将所述第四密封腔暴露于环境压力。

在上述方法中，通过所述第三衬底和所述第二衬底之间的接合工艺限定所述第三密封腔的压力电平。

在上述方法中，将所述第二衬底的所述第一表面接合至所述介电层包括熔融接合。

在上述方法中，还包括在所述第一电极上方形成多个抗粘滞凸块。

在上述方法中，将所述第三衬底接合至所述第二衬底包括设置在所述第二衬底上的多个第一接合件和设置在所述第三衬底上的多个第二接合件之间的共晶接合工艺。

根据本发明的又一实施例，还提供了一种微机电(mems)器件，包括：第一衬底，包括：底部层；介电层，位于所述底部层上方；上部层，位于所述介电层上方；第一腔，设置在所述介电层中，所述第一腔以所述底部层部分地为界并且以由所述上部层形成的膜部分地为界，其中，第一导电部件设置在所述第一腔中并且所述第一腔具有第一压力；第二导电部件，设置在第二腔中，可移动元件设置在所述第二导电部件上方，所述第二腔具有第二压力；以及覆盖晶圆，接合至所述第一衬底，其中，所述覆盖晶圆和所述第一衬底限定具有环境压力的第三腔，并且所述第三腔以所述膜部分地为界，并且其中，所述第二腔穿过所述第一衬底的所述上部层延伸至所述底部层。

在上述微机电器件中，还包括位于所述第二导电部件上方的多个抗粘滞凸块。

在上述微机电器件中，所述覆盖晶圆是包括有源电路的半导体晶圆。

在上述微机电器件中，所述覆盖晶圆包括将所述第三腔暴露于环境压力的开口。

在上述微机电器件中，使用共晶接合工艺将所述覆盖晶圆接合至所述第一衬底的所述上部层。

在上述微机电器件中，所述可移动部件由所述上部层形成。

尽管已经详细地描述了实施例和它们的优势，应当理解，在不背离所附权利要求限定的实施例的精神和范围的情况下，可对本发明作出各种变化、替代和修改。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、工具、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本发明中理解，根据本发明可以利用现有的或今后将被开发的，实施与本文所述的对应实施例大致相同的功能或实现大致相同的结果的工艺、机器、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的范围内。此外，每一个权利要求都构成一个单独的实施例，且不同权利要求和实施例的组合都在本发明的范围内。