专利名称：通孔电阻测量结构及方法
技术领域：
本发明涉及集成电路领域，尤其涉及通孔电阻测量结构及方法。
背景技术：
随着技术发展，集成电路内包含的晶体管等半导体器件的数目逐步增多。为将半 导体器件连接起来，集成电路内通常设置有多个金属层，所述金属层由多条处于同一层的 互连线构成。半导体器件通过接触孔与金属层的互连线连接，各金属层的互连线之间通过 通孔连接。 随着集成电路包含半导体器件数目的增加，金属层数也逐渐增加，使得各金属层 的连接结构的电阻和电容等电学参数成为了决定电路性能的重要因素。所述各金属层的连 接结构包括金属层的互连线及连接互连线的通孔，此处通孔理解为包含通孔的填充材料在 内。 基于下述考虑，通孔电阻的测量受到业界的广泛关注 l，集成电路制造过程包含成千上万种工序，且集成电路通常包含数百万至一亿多
个通孔，任何一个通孔的失效都可能导致集成电路的功能无法达到预定要求； 2，通过测量通孔电阻，能够根据通孔电阻值对半导体器件性能进行分析，例如开
关速度及热性能等； 3，由于填充通孔时，通孔与上下层金属的互连线将具有良好的接触，如果光刻工 艺中光强或光刻胶厚度等任何一个光刻参数波动，将导致互连线对通孔只是半覆盖等问 题，由于半覆盖通孔比全覆盖通孔的电阻高得多，因此通过测量通孔电阻，能够较好的预测 用以制造通孔的光刻工艺的精准性。 测量通孔电阻的原理通常是采用测量结构，在制作集成电路时，将测量结构制作 于集成电路中，然后通过测量测量结构的电阻，来最终得到通孔电阻。 目前业界存在基于开尔文(Kelvin)四点测量结构，采用Kelvin四端测量法测量 通孔电阻的测量方案；以及通过测量通孔链电阻来测量通孔电阻的测量方案，其中通孔链 由多个通孔及各通孔连接的互连线构成。但上述方案存在如下问题 l，通孔链电阻由很多通孔电阻及各通孔对应的互连线的电阻加总而成，因此如果 通孔链中某一个或几个通孔有缺陷，则通孔链就开路，测量得到的通孔链电阻为无穷大，无 法测量出通孔电阻，降低了测量效率； 2，Kelvin四点测量结构中的通孔连接至相邻金属层互连线交叉位置，即通常没有 位于互连线的端点，而实际电路中，通孔一般位于互连线的端点，因此通过该测量结构来测 量时，测量误差大，降低了测量质量。
发明内容
本发明提供通孔电阻测量结构及方法，以提高测量效率及质量。 本发明提出了通孔电阻测量结构，该结构包括多条互连线，所述多条互连线相互
3垂直，分别处于集成电路中互不相同的金属层，且宽度及材质相同，各个互连线上均设置有 多个电阻测量点；以及通孔，通孔的顶部和底部分别连接有一条互连线，其中所述通孔与互 连线的连接端位于互连线的线端，连接端由互连线覆盖。 本发明还提出了一种通孔电阻测量方法，该方法包括将本发明提出的通孔电阻 测量结构制作于待测量通孔所在的集成电路中；测量所述测量结构中通孔的电阻；以及将 所述测量出的电阻确定为待测量通孔的电阻。 本发明提出的上述通孔电阻测量方案，通过使通孔连接于互连线的线端，且测量 结构与实际电路结构关联较大，因此一方面使得该测量结构能够用于实际有源器件电路中 通孔电阻的测量，另一方面使得基于该测量结构得到的通孔的电阻值极为精确，提高了通 孔的测量质量。 此外由于无需测量通孔链的电阻，因此避免了现有技术中由于通孔链中的部分通 孔损坏导致的测量失败的问题，提高了测量效率。 另外由于该测量结构与实际电路结构关联较大，因此基于该测量结构测量出的电 阻值不仅能够反映通孔的电阻等电学特性，而且能够反映出相应的光刻特性。
图1为本发明第一实施例中两层测量结构的俯视图； 图2为本发明第一实施例中两层测量结构的截面图； 图3为本发明第二实施例中三层测量结构的俯视图； 图4为本发明实施例提出的通孔电阻测量方法的流程图； 图5为本发明实施例中测量点至通孔的距离与电阻值的对应关系示意图。
具体实施例方式
针对背景技术提及的问题，本申请发明人分析得出如果能够提出一种测量结构， 使其无需通过测量通孔链电阻就能够得到通孔电阻，且通孔连接于互连线的线端，则就不 会产生背景技术提到的问题。
基于上述想法，本发明实施例提出如下通孔电阻测量结构，该结构包括 多条互连线，所述多条互连线相互垂直，分别处于集成电路中互不相同的金属层，
且宽度及材质相同，各个互连线上均设置有多个电阻测量点；以及 通孔，通孔的顶部和底部分别连接有一条互连线，其中所述通孔与互连线的连接 端位于互连线的线端，连接端由互连线覆盖。 其中较佳可选的，通孔顶部连接的互连线上各个电阻测量点距离通孔的距离，与
通孔底部连接的互连线上相应各个电阻测量点距离通孔的距离相等。 所述多条互连线的长度可以相等，也可以不相等。 下面结合说明书附图对上述通孔电阻测量结构进行详细阐述。 尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施 例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。 因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限 制。
4
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。 下面分别给出上述测量结构的两个具体实施例，以便于理解上述测量结构。
实施例一，有两条互连线及一个通孔的两层测量结构。 图1及图2分别为本发明第一实施例中两层测量结构的俯视及截面图，结合该图 可知，本实施例的两层测量结构包括顶层互连线11及底层互连线12，分别连接至通孔13 的顶层及底层；其中 顶层互连线11及底层互连线13相互垂直，分别处于集成电路中的不同金属层；且 顶层互连线11及底层互连线13的长度、宽度及材质相同；以及 在顶层互连线11及底层互连线13上还各设置有四个电阻测量点14。 本实施例中，两条互连线上的测量点14各自有4个，实际上只需要保证各自有两
个测量点14即可，且同一互连线上相邻测量点14的距离可以相同，也可以不同。其中标号
15代表引出端，一端连接至电阻测量点14，另一端连接电阻测量装置(图中未示出)，实现
电阻测量点14电阻的测量。 此外所述通孔13与上述两个互连线的连接端位于互连线的线端处，连接端由互 连线覆盖。 其中通孔13顶部连接的顶部互连线11上各个电阻测量点14距离通孔13的距离， 与通孔13底部连接的底部互连线12上相应各个电阻测量点14距离通孔13的距离可以相 等，也可以不相等，图1中顶层互连线11上的四个电阻测量点14至通孔13的距离分别为 Lp L2、 ！^及L4，这四个电阻测量点14对应的，在底层互连线12上的四个电阻测量点14至 通孔13的距离分别为V L4'，即Lj与L/可以相等也可以不相等，j此时取值1，2，3或 4。 实施例二，有三条互连线及两个通孔的三层测量结构。 图3为本发明第二实施例中三层测量结构的俯视图，结合该图可知，本实施例的 三层测量结构包括三条互连线及第一通孔34和第二通孔37 ; 所述三条互连线中，一条互连线31的两端分别连接于第一通孔34的顶部及第二 通孔37的底部，另外一条互连线32连接于第一通孔34的底部，以及第三条互连线33连接 于第二通孔37的顶部。其中标号35及36分别代表电阻测量点及引线端，标号L/' L4" 分别表示互连线33至通孔37的距离。 三层测量结构中，关于互连线位置关系，互连线与通孔连接的连接端的覆盖关系 及电阻测量点等其他测量结构的性质和特点均和实施例一中两层测量结构类似，结合实施 例一，本领域技术人员容易推断出三层测量结构的其他特点和性质，本实施例此处不再赘 述。
上述通孔电阻测量结构中，通孔连接于互连线的线端，且测量结构与实际电路结
构关联较大，因此一方面使得该测量结构能够用于实际有源器件电路中通孔电阻的测量，
另一方面使得基于该测量结构得到的通孔的电阻值极为精确，提高了通孔的测量质量。另
外由于该测量结构与实际电路结构关联较大，因此基于该测量结构测量出的电阻值不仅能
够反映通孔的电阻等电学特性，而且能够反映出相应的光刻特性。 下面详细阐述采用上述测量结构测量通孔电阻的测量方法。 图4为本发明实施例提出的通孔电阻测量方法的流程图，结合该图，该测量方法 包括 步骤l，将上述测量结构制作于集成电路中； 步骤2，分别测量连接于通孔顶部的互连线上的多个电阻测量点，与各自对应的位 于通孔底部的互连线上的电阻测量点之间的电阻； 步骤3，根据相应电阻点至通孔的距离及测量出的多个电阻值，获得所述电阻值和 所述距离的对应关系；以及 步骤4，根据所述对应关系，得到在所述距离为零时的电阻值，作为通孔电阻值。
该测量方案首先获得互连线上电阻测量点对应的电阻与测量点至通孔的距离的 对应关系，然后根据该对应关系，获得所述距离为零时的电阻值即为通孔电阻值。 一方面该 测量方案无需测量通孔链的电阻，避免了现有技术中由于通孔链中的部分通孔损坏导致的 测量失败的问题，提高了测量效率；另一方面，该测量方案中，通孔连接于互连线的线端，符 合实际电路结构采用的连接方式，因此能够较大程度上模拟出实际电路结构的情况，使得 测量出的电阻值准确度增加，提高了测量质量。 由于采用该测量结构测量出的通孔的电阻不仅反映了通孔的电学特性，而且能够 反应相关光刻工艺的光刻特性，因此在测量出通孔电阻后，上述测量方法还可以包括根据 测量出的通孔电阻，评估该通孔所属集成电路的制作过程中，相应光刻工艺的光刻特性的 步骤，例如在光刻工艺条件设置有偏差，使得通孔与互连线的连接端未被互连线全部覆盖 时，则测量出的通孔电阻就能够反映出该偏差，进而进行相应处理。 此外如果采用三层及其以上测量结构测量通孔电阻，则还可以测量多个相邻待测 量通孔的电阻；然后根据测量出的相邻待测量通孔的电阻，评估相邻待测量通孔对应的各 个互连线的连接质量。 下面以图1所示两层测量结构为例，阐述上述测量方法的具体实施方式
。 将两层测量结构制作于集成电路中，然后测量该测量结构中通孔13的电阻；对应
于上述步骤2 4，其测量过程为 步骤bl，以距离通孔13的距离为和L/的两个电阻测量点为端点，测量出对应 的电阻值R1 ; 步骤b2，与步骤bl类似的方式，分别测量出距离！^和L2'对应的电阻值R2、距离 L3和L3'对应的电阻值R3及距离L4和L4'对应的电阻值R4 ; 步骤b3，建立互连线上点至通孔13的距离和该距离处对应的电阻值之间的对应 关系；参照图5，图5为本发明实施例中测量点至通孔的距离与电阻值的对应关系示意图， 本实施例中，该对应关系为
6<formula>formula see original document page 7</formula>
其中Lj和L/代表电阻测量点至通孔的距离；Rj分别代表所述距离对应的电阻值； Ai代表互连线单位长度的电阻值；y代表互连线上至通孔距离为x的测量点对应的电阻值， i和j为下标，i为自然数，用于标识各互连线上测量电阻的电阻测量点的总个数；j用于标 识相应测量点。 步骤b4，在建立上述对应关系后，根据该对应关系得到在所述距离为零，时的电 阻，作为通孔电阻。由于所述距离为零时，相当于测量点位于通孔的顶部及底部，即对应出 通孔的电阻。结合上述公式，当x为零时，对应得到的值为通孔电阻值。对应的，图5中圆 圈部分所示的为当x为零时，得到通孔电阻值，即在得到各个距离和电阻值后，通过做出两 者的拟合线，也能够找出通孔电阻值。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种通孔电阻测量结构，其特征在于，包括多条互连线，所述多条互连线相互垂直，分别处于集成电路中互不相同的金属层，且宽度及材质相同，各个互连线上均设置有多个电阻测量点；以及通孔，通孔的顶部和底部分别连接有一条互连线，其中所述通孔与互连线的连接端位于互连线的线端，连接端由互连线覆盖。
2. 如权利要求1所述的结构，其特征在于，所述互连线有两条，所述通孔有一个。
3. 如权利要求1所述的结构，其特征在于，所述互连线有三条，所述通孔包括第一通孔 及第二通孔；其中所述三条互连线中，一条互连线的两端分别连接于第一通孔的顶部及第二通孔的底 部，另外两条互连线分别连接于第一通孔的底部及第二通孔的顶部。
4. 如权利要求l所述的结构，其特征在于，各个互连线上，所述多个电阻测量点中，相 邻测量点的间距相等或不相等。
5. 如权利要求1所述的结构，其特征在于，所述通孔顶部连接的互连线上各个电阻测 量点距离通孔的距离，与通孔底部连接的互连线上相应各个电阻测量点距离通孔的距离相 等或不相等。
6. 如权利要求1所述的结构，其特征在于，所述多条互连线的宽度相等或不相等。
7. —种采用权利要求1所述的测量结构来测量通孔电阻的方法，其特征在于，包括 将所述测量结构制作于集成电路中；分别测量连接于通孔顶部的互连线上的多个电阻测量点，与各自对应的位于通孔底部 的互连线上的电阻测量点之间的电阻；根据相应电阻点至通孔的距离及测量出的多个电阻值，获得所述电阻值和所述距离的 对应关系；根据所述对应关系，得到在所述距离为零时的电阻值，作为通孔电阻值。
8. 如权利要求7所述的方法，其特征在于，所述对应关系为=称-1￡(、+丄))其中，Lj和L/代表所述电阻测量点至通孔的距离；Rj代表所述距离对应的电阻值A代表互连线单位长度的电阻值；y代表互连线上至通孔距离为x的测量点对应的电阻值，i 和j为下标，i为自然数，用于标识各互连线上测量电阻的电阻测量点的总个数；j用于标识 相应测量点；以及当x为零时，对应得到的y的值为通孔电阻值。
9. 如权利要求7所述的方法，其特征在于，还包括根据测量出的通孔电阻，评估该通孔 所属集成电路的制作过程中，相应光刻工艺的光刻特性的步骤。
10. 如权利要求7所述的方法，其特征在于，还包括 测量多个相邻待测量通孔的电阻；根据测量出的相邻待测量通孔的电阻，评估相邻待测量通孔对应的各个互连线的连接质量。
全文摘要
本发明提出通孔电阻测量结构及方法，以提高测量效率及质量。该结构包括多条互连线，所述多条互连线相互垂直，分别处于集成电路中互不相同的金属层，且宽度及材质相同，各个互连线上均设置有多个电阻测量点；以及通孔，通孔的顶部和底部分别连接有一条互连线，其中所述通孔与互连线的连接端位于互连线的线端，连接端由互连线覆盖。
文档编号G01R27/04GK101762750SQ20081004419
公开日2010年6月30日 申请日期2008年12月25日 优先权日2008年12月25日
发明者张永红, 程玉华 申请人:上海北京大学微电子研究院