具有增大的感测面积的biofet的制作方法

具有增大的感测面积的biofet的制作方法
【专利摘要】本发明提供了一种生物场效应晶体管（BioFET）以及一种制造BioFET器件的方法。该方法包括：使用与互补金属氧化物半导体（CMOS）工艺相容的或者典型的互补金属氧化物半导体（CMOS）工艺的一个或多个工艺步骤来形成BioFET。BioFET器件包括：衬底、晶体管结构、隔离层、位于隔离层的开口中的界面层、以及位于界面层上方的金属冠结构。界面层和金属冠结构设置在晶体管的与栅极结构相对的一侧上。
【专利说明】具有增大的感测面积的BIOFET
[0001]相关申请交叉引用
[0002]本申请要求于2013年3月14日提交的、名称为“BioFET with Increased SensingArea”的美国临时专利申请第61/782，534号的优先权，其全部内容结合于此作为参考。

【技术领域】
[0003]本发明涉及生物传感器以及用于形成生物芯片的方法。更具体地，本发明涉及具有生物传感器和流体器件的生物芯片及其形成方法。

【背景技术】
[0004]生物传感器是用于感测和检测生物分子的器件并且基于电子、电化学、光学以及机械检测原理进行工作。包括晶体管的生物传感器是电感测生物实体或生物分子的电荷、光子以及机械性能的传感器。可通过检测生物实体或生物分子本身来来进行检测，或者通过特定反应物与生物实体/生物分子之间的相互作用和反应来进行检测。可使用半导体工艺来制造这种生物传感器，这种生物传感器能够快速地转换电信号并且可以容易地应用于集成电路(IC)以及微机电系统(MEMS)中。
[0005]生物芯片实质上是微型化的实验设备，其能够实施成百上千的同时发生的生物化学反应。生物芯片可以检测特定的生物分子、测量它们的性能、处理信号并甚至可以直接分析数据。生物芯片使研究人员能够快速地筛选大量的生物分析物以用于多种目的，从疾病诊断到生物恐怖剂(bioterrorism agents)的检测。高级生物芯片使用大量的生物传感器和流体通道以集成反应、感测和样本管理。BioFET(生物场效应晶体管或生物-有机场效应晶体管)是一种包括用于电感测生物分子或生物实体的晶体管的生物传感器。尽管BioFET在很多方面具有优点，但是在它们的制造和/或操作方面仍具有挑战，例如，由于半导体制造工艺之间的相容性问题，在实施大规模集成(LSI)工艺时出现了生物应用、半导体制造工艺上的限制和/或极限、电信号和生物应用的集成和/或其他挑战。


【发明内容】

[0006]为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种生物场效应晶体管(BioFET)器件，包括:
[0007]衬底；
[0008]晶体管结构，位于所述衬底中并且具有位于源极区、漏极区和沟道区上方的栅极结构；
[0009]隔离层，位于所述衬底的与所述栅极结构相对的一侧上，所述隔离层具有位于所述晶体管结构的所述沟道区处的开口 ；
[0010]界面层，位于所述开口中；以及
[0011]金属冠结构，位于所述界面层上方并且至少部分地覆盖所述开口的侧壁。
[0012]在可选实施例中，所述金属冠结构包括钽、氮化钽、铌、氮化钨、氧化钌或它们的组人口 O
[0013]在可选实施例中，所述金属冠结构完全覆盖所述开口的侧壁。
[0014]在可选实施例中，所述金属冠结构的一部分覆盖所述隔离层的一部分。
[0015]在可选实施例中，所述界面层包括高k电介质。
[0016]在可选实施例中，所述界面层包括氧化铝、氧化钛、氧化铪、氧化钽或氧化锡。
[0017]在可选实施例中，所述BioFET器件还包括:设置在所述隔离层上的流体通道。
[0018]在可选实施例中，所述BioFET器件还包括:多层互连件(MLI)，设置所述衬底中且位于所述衬底的与所述栅极结构相同的一侧。
[0019]在可选实施例中，载体衬底通过所述MLI上方的钝化层接合至所述衬底。
[0020]在可选实施例中，所述金属冠结构的表面积是所述界面层的表面积的至少两倍。
[0021]根据本发明的另一方面，还提供了一种制造生物场效应晶体管(BioFET)器件的方法，包括:
[0022]在半导体衬底上形成晶体管，其中，所述晶体管包括:形成在所述半导体衬底正面上的栅极结构和位于源极区和漏极区之间的沟道区；
[0023]在设置在所述半导体衬底的背面上的隔离层中蚀刻开口，其中，所述开口暴露出所述晶体管的沟道区；
[0024]在所述开口中的沟道区上沉积界面材料；
[0025]在所述界面材料上沉积金属层；以及
[0026]图案化所述金属层以形成金属冠结构。
[0027]在可选实施例中，所述方法还包括:在所述衬底的正面上形成多层互连件(MLI)。
[0028]在可选实施例中，所述隔离层为绝缘体上硅(SOI)衬底的绝缘体。
[0029]在可选实施例中，所述方法还包括:薄化所述半导体衬底；以及，在所述半导体衬底的背面上沉积隔离层。
[0030]在可选实施例中，所述半导体衬底为SOI衬底并且所述薄化去除氧化埋层。
[0031]在可选实施例中，所述方法还包括:将受体接合到所述金属冠结构上，其中，所述受体选自由酶、抗体、配体、受体、多肽、核苷酸、器官的细胞、生物体和组织片所组成的组。
[0032]根据本发明的又一方面，还提供了一种器件，包括:
[0033]第一生物场效应晶体管(BioFET)器件，包括:
[0034]栅极结构，形成在衬底上；
[0035]源极区和漏极区，与所述栅极结构相邻形成在所述衬底中；
[0036]沟道区，介于所述源极区和所述漏极区之间，并且位于所述栅极结构下方；
[0037]界面层，设置在所述沟道区上，其中，所述界面层设置在所述沟道区的第一侧上，并且所述栅极结构设置在所述沟道区的相对的第二侧上；以及
[0038]金属冠结构，位于所述界面层上方，所述金属冠结构具有比所述界面层更大的表面积；以及
[0039]感测放大器，连接至所述第一 BioFET器件。
[0040]在可选实施例中，所述金属冠结构包括多层。
[0041]在可选实施例中，所述器件还包括:多个BioFET，所述多个BioFET被配置为阵列。
[0042]在可选实施例中，所述多个BioFET中的至少一个BioFET的所述金属冠结构的材料与所述多个BioFET中的至少另一个BioFET的所述金属冠结构的材料不同。

【专利附图】

【附图说明】
[0043]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各个部件没有按比例绘制并且其仅仅用于说明的目的。实际上，为了清楚的论述，各种部件的数量和尺寸可以被任意增加或减少。
[0044]图1是根据本发明一个或多个方面的BioFET器件的实施例的截面图。
[0045]图2A和2B是根据本发明一个或多个方面的制造BioFET器件的方法的各个实施例的流程图。
[0046]图3至图14是根据本发明构造的BioFET器件的各个实施例的截面图。

【具体实施方式】
[0047]应当理解，以下公开内容提供了许多不同的实施例或实例，以实施本发明的不同特征。下面将描述部件或者布置的具体实例以简化本发明。当然它们仅仅是实例而并不用于限制本发明。此外，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件与第二部件以直接接触的方式形成的实施例，也可以包括在第一部件和第二部件之间形成额外部件使得第一部件和第二部件不直接接触的实施例。此外，引用的相对位置术语，诸如“顶部”、“前部”、“底部”、“后部”，用于提供元件之间的相对位置关系并且并不用于表示任何绝对的方向。为了简化和清楚的目的，可以以不同尺例任意绘图各个部件。
[0048]在BioFET中，MOSFET (金属氧化物半导体场效应晶体管)的栅极被生物相容层或生化相容层或用作表面受体的固定化的探针分子的生物功能化层所代替，其中该栅极控制源极接触件和漏极接触件之间的半导体的传导性。本质上，BioFET是具有半导体换能器的场效应生物传感器。BioFET的优点为具有无标记操作的前景。BioFET的使用避免了诸如用荧光或放射性探针对分析物进行标记的高成本并且耗时的标记操作。
[0049]通过将目标生物分子或生物实体与栅极或固定在BioFET的栅极上的受体分子绑定，来调节BioFET的传导性。当目标生物分子或生物实体接合至栅极或固定化的受体时，BioFET的漏极电流随着栅极电势而变化,栅极电势取决于被绑定的目标(target bound)的类型和数量。漏极电流的变化可被测量并可用于确定受体和目标生物分子或生物实体之间的接合的类型和数量。各种受体，诸如离子、酶、抗体、配体、受体、多肽、低聚核苷酸、器官的细胞、生物体和组织片等，可用于功能化BioFET的栅极。例如，为了检测ssDNA (单链脱氧核糖核酸)，可通过固定化的互补ssDNA链来功能化BioFET的栅极。此外，为了检测诸如肿瘤标志物的各种蛋白质，可通过单克隆抗体来功能化BioFET的栅极。
[0050]具有感测表面的生物传感器的一个实例为连接至BioFET的栅极的浮置栅极的顶部。浮置栅极是通过金属互连线和通孔(或多层互连件，MLI)的堆叠件连接至BioFET的栅极结构。栅电极上方的多个金属层还可在MLI形成工艺期间，通过天线效应造成损害。在这种BioFET中，在最终(顶部)金属层的外表面或形成在MLI的顶部上的介电表面处发生电势调节反应，并被BioFET间接感测。由于与MLI相关的寄生电容，器件的灵敏度比其他生物传感器的灵敏度低。因此，通常规定感测板的尺寸，以使感测板上可发生充分的可检测量的电势调节反应。最小传感板尺寸反过来会限制BioFET的密度。
[0051]在另一实例中，生物分子直接接合或通过受体接合至BioFET的栅极或栅极电介质。在没有与MLI相关联的寄生电容的情况下，这些“直接感测"BioFET直接地感测目标生物分子。它的结构要求去除BioFET上的MLI材料以形成将栅电极或栅极电介质暴露于流体环境的感测阱，其中在流体环境中发生电势调节表面反应。这些BioFET比浮置栅极型更灵敏，但是由于几种原因，比较难于构建。蚀刻的感测阱具有高纵横比，例如30或更高，因此通常利用高能量等离子体蚀刻来实施。感测阱的高纵横比还限制被蚀刻的感测阱的轮廓。由于电荷感应的损害，高能量等离子体蚀刻会损害栅电极。在减少感测阱的纵横比以使蚀刻更加容易方面的一个尝试，导致金属层的数目限制，降低至一层或两层金属层。金属层的减少限制了器件的互连布线和集成选择，例如，用于控制BioFET的电路的数目和类型。该工艺还对对准非常灵敏，因为不对准可能会暴露围绕感测阱的MLI中的金属或导致感测表面积小于所设计的面积。
[0052]在又一实例中，生物分子被放置为从衬底的背侧靠近栅极。在这一实例中，感测表面穿过衬底的背侧形成在晶体管栅极的背侧上。这一实例避免了必须蚀刻穿多层互连件的的困难，并且还将生物分子放置成离栅极足够近，以比浮置栅极生物传感器具有更高的灵敏性。图1是背侧感测(backside sensing，BSS) BioFETlOO的示意图。半导体器件100包括形成在衬底114上的栅极结构102。衬底114还包括源极区104、漏极区106以及介于源极区104和漏极区106之间的有源区108 (例如，包括沟道区)。可使用适合的CMOS工艺技术来形成栅极结构102、源极区104、漏极区106以及有源区108。栅极结构102、源极区104、漏极区106以及有源区108形成FET。将隔离层110设置在衬底114的相对于栅极结构102的相对侧(即，衬底的背面)。
[0053]在隔离层110中提供开口。开口基本上与有源区108对准。界面层124设置在有源区108的表面上的开口的底部上。
[0054]根据本发明多个实施例，金属冠结构(metal crown structure)126设置在界面层124上方，并且至少部分地覆盖开口的侧壁。金属冠结构126是用于检测生物分子或者生物实体的感测表面。金属冠结构126的面积大于界面层124的面积并因此可容纳更多的电势调节反应。在一些实施例中，金属冠结构126延伸至开口的顶角上方并且部分地覆盖隔离层110。在一些实施例中，多个受体受限于金属冠结构126上或放大在金属冠结构126上以提供用于检测生物分子或生物实体的位点。在其他实施例中，金属冠结构126表面用于将具有特定亲和力的生物分子或生物实体接合至金属材料。用于金属冠结构126的含金属的材料包括钽、氮化钽、铌、氮化钨、氧化钌或它们的组合。也可使用包括金和钼的其他金属。根据一些实施例，用于金属冠结构126的材料为欧姆金属。
[0055]半导体器件还包括位于隔离层110上方、且在金属冠结构126上方形成流体沟道或阱的流体结构132。在操作期间，液体分析物130流入流体沟道中。液体分析物130包括会接合至金属冠结构126上的受体128的目标分子。半导体器件100感测反应和受约束的目标分子。半导体器件100包括象征性示出并且与实际接触件的截面不同的电接触件，该电接触件与源极区106 (116)、漏极区(118)、栅极结构102 (120)和/或有源区108 (例如，前栅极(FG) 122)接触。
[0056]因此，虽然传统的FET使用了栅极接触件来控制位于源极和漏极之间(例如，沟道)的半导体的传导性，半导体器件100允许形成在FET器件的相对侧上的受体来控制传导性，同时栅极结构102 (例如，多晶硅)提供后栅极(例如，传统FET中的源极衬底或体节点)。栅极结构102提供了能够控制沟道电子分布而不具有块状衬底效应的后栅极。因此，如果分子附接至提供在金属冠结构126上的受体，则场效应晶体管沟道区的电阻被改变。在一些实施例中，使用前栅极偏压而不是后栅极偏压。前栅电极位于接近感测表面处。因此，半导体器件100可用于在分析物周围环境中和/或开口 112中检测一个或多个特定生物分子或生物实体。
[0057]半导体器件100可包括额外的无源部件，诸如电阻器、电容器、电感器和/或熔丝；以及其他有源部件，该其他有源器件包括P沟道场效应晶体管(PFET)、N沟道场效应晶体管(NFET )、金属氧化物半导体场效应晶体管(MOSFET )、互补金属氧化物半导体(CMOS )晶体管、高压晶体管和/或高频晶体管；其他适合的部件；和/或它们的组合。还可理解，额外特征可添加至半导体器件100中，并且对于半导体器件100的额外实施例，下面描述的一些部件可被代替或省略。
[0058]图2A是用于制造BSS生物场效应晶体管(B1FET)的方法200的工艺流程图。方法200包括使用与互补金属氧化物半导体(CMOS)工艺相容的或者典型的互补金属氧化物半导体(CMOS)工艺的一个或多个工艺操作来形成B1FET。可以理解，可在方法200之前、期间和之后提供额外的步骤，并且在本发明的不同实施例中可替代或省略下面描述的一些步骤。此外，可以理解，方法200包括具有典型CMOS技术工艺流程的特征的步骤，并且本文中对这些步骤仅作简要描述。
[0059]方法200开始于操作202，提供衬底。衬底是半导体衬底。该半导体衬底可为硅衬底或晶圆。可选地，衬底可包括:另一元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP, AlInAs,AlGaAs、GaInAs、GaInP和/或GaInAsP ;或者它们的组合。在多个实施例中，衬底是绝缘体上半导体(SOI)衬底。SOI衬底可包括通过工艺(诸如注氧隔离(SMOX)和/或其他适合的工艺)形成的埋氧(BOX)层。可对衬底进行掺杂，诸如P型或η型掺杂。如本文中所使用的，工件是指衬底以及接合或沉积在其上的任何材料。半导体衬底(或器件衬底)是指器件建造在其上或其内的基底材料并且不包括任何沉积或接合的材料。图3是具有衬底302的部分地制造的B1FET300的截面。在图3的实例中，衬底302是包括块状硅层304、氧化层306、有源层308的SOI衬底。氧化层306可为埋氧(BOX)层。在一个实施例中，BOX层为二氧化硅(Si02)。有源层308可包括硅。有源层308可用η型和/或P型掺杂剂适当地掺杂。
[0060]参考图2Α，然后方法200进行操作204，在衬底上形成场效应晶体管(FET)。FET可以是η型FET (nFET)或P型FET (pFET)。FET包括栅极结构、源极区、漏极区、位于源极区和漏极区之间的沟道区。例如，根据FET的类型，源极/漏极区可包括η型掺杂剂或P型掺杂剂。栅极结构包括栅极介电层、栅电极层和/或其他合适的层。在一些实施例中，栅电极为多晶硅。其他栅电极包括金属栅电极，金属栅电极包括诸如Cu、W、T1、Ta、Cr、Pt、Ag、Au的材料、诸如TiN、TaN、NiS1、CoSi的适合的金属化合物，或这些导电材料的组合。在多个实施例中，栅极电介质为氧化硅。其他栅极电介质包括氮化硅、氧氮化硅、具有高介电常数(高k)的介电质、和/或它们的组合。高k材料的实例包括硅酸铪、氧化铪、氧化锆、氧化铝、五氧化二钽、二氧化铪-氧化铝(Hf02-A1203)合金、或它们的组合。FET可使用典型的CMOS工艺来形成，诸如光刻；离子注入；扩散；沉积，包括物理汽相沉积(PVD)、金属蒸发或溅射、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、常压化学汽相沉积(APCVD)JS压CVD (LPCVD)、高密度等离子体CVD (HDPCVD)、原子层CVD (ALCVD)和旋涂等；蚀刻，包括湿蚀刻、干蚀刻以及等离子体蚀刻；和/或其他适合的CMOS工艺。
[0061]图3是部分制造的具有衬底302的B1FET300的截面。晶体管元件310设置在衬底302上。晶体管元件310包括栅极电介质312、栅电极314和设置在阱319中的源极/漏极区316。源极/漏极区316和阱319可包括相反类型(例如，η型、P型)的掺杂剂。栅电极314是多晶硅栅极或金属栅极。在一些实施例中，栅极电介质312为栅极氧化物层(例如，Si02、Hf02或其他高k金属氧化物)。
[0062]在衬底上形成FET之后，在衬底上形成多层互连(MLI)结构。MLI结构可包括导线、导电通孔和/或中间介电层(例如，层间电介质(ILD))。MLI结构可提供与晶体管的物理连接和电连接。导线可包括铜、铝、钨、钽、钛、镍、钴、金属硅化物、金属氮化物、多晶硅、它们的组合和/或其他可能包括一层或多层或者一层或多层衬里的材料。中间或层间介电层(例如，ILD层)可包括二氧化硅、氟化硅玻璃(FGS)、SILK (密歇根陶氏化学公司的一种产品)、BLACK DIAMOND (加利福尼亚，圣克拉拉的应用材料中可获得)和/或其他绝缘材料。可通过典型的CMOS制造中的适合工艺(诸如CVD、PVD、ALD、镀层、旋涂和/或其他工艺)来形成MLI。
[0063]参考图3的实例，MLI结构318设置在衬底302上。MLI结构318包括由导电通孔或插塞322连接的多个导电线320。在一个实施例中，导电线320包括铝和/或铜。在一个实施例中，通孔322包括钨。在另一实施例中，通孔322包括铜。设置在衬底302上的介电层324包括MLI结构318的中介导电部件。介电层324可为层间电介质或ILD层(有时称作金属间电介质，或MD层)和/或由多个ILD子层组成。在一个实施例中，介电层324包括氧化硅。MLI结构318可提供至栅极314和/或源极/漏极316的电连接。
[0064]再次参考图2A，在操作206中，在衬底的背侧形成开口。开口是形成在设置于衬底的背侧的一层或多层中的沟槽。开口暴露出衬底的位于栅极下方且与FET的沟道区相邻的区域。开口可通过以下方式来形成:使用适合的光刻工艺以提供在衬底上的图案和提供蚀刻工艺以从背侧去除材料直至暴露出FET器件的体结构。适合的蚀刻工艺包括湿蚀刻、包括等离子体蚀刻的干蚀刻和/或其他适合的工艺。
[0065]在一些实施例中，形成开口的操作的细节包括图2B的工艺流程图中示出的多个步骤以及图4至图10的截面图。在图2B的操作252中，附接载体衬底。如图4中所示，载体衬底402附接(例如，接合)至器件衬底302。载体衬底402附接至MLI上方的器件衬底302的正面。在一个实施例中，载体衬底接合至形成在衬底的MLI和/或ILD层上的钝化层。载体衬底可使用熔融、扩散、共熔和/或其他适合的接合方法附接至器件衬底。示例性载体衬底包括硅、玻璃和石英。载体衬底402可包括其他功能，诸如互连部件、晶圆接合位点、限定的腔体和/或其他适合的部件。可在后续工艺(例如，在薄化之后)期间去除载体衬
。
[0066]在图2B的操作254中，薄化半导体衬底。翻转器件衬底。可使用湿蚀刻工艺、干蚀刻工艺、等离子体蚀刻工艺、化学机械抛光(CMP)工艺和/或用于去除半导体衬底的一部分的其他适合的工艺来薄化器件衬底。适合用于薄化衬底的示例性蚀刻剂包括HNA (氢氟酸、硝酸及醋酸)、四甲基氢氧化铵(ΤΜΑΗ)、Κ0Η、缓释氧化物蚀刻液(BOE)和/或与CMOS工艺技术相容的其他适合的蚀刻剂。
[0067]在图5中，薄化器件衬底使得去除块状硅层以及隐埋的绝缘层。可在多种工艺步骤中薄化器件衬底，例如，首先去除SOI晶圆的块状硅层，然后去除SOI晶圆的隐埋绝缘层。在一个实施例中，第一薄化工艺包括使用例如CMP、HNA和/或TMAH蚀刻来去除块状硅，该工艺停止在隐埋氧化层。第一薄化工艺之后可以是第二薄化工艺，诸如BOE湿蚀刻，该工艺可去除隐埋氧化物并可停止在有源层的硅处。薄化工艺可暴露衬底的有源区。在一个实施例中，暴露沟道区(例如，介于源极/漏极区之间并且位于栅极结构下方的有源区)。在薄化工艺之后，衬底的厚度可介于约500埃(A)至1500A之间。例如，在一个实施例中，SOI衬底的有源区具有介于约500A至1500A之间的厚度。
[0068]在其他实施例中，薄化器件衬底使得去除块状硅层，并且将隐埋绝缘层保留在衬底上。可使用例如CMP、HNA和/或TMAH蚀刻来实施块状硅的去除，其停止在隐埋绝缘层处。在薄化工艺之后，衬底的厚度可具介于约500埃(A)至1500A之间。例如，在一个实施例中，SOI衬底的有源区的厚度介于约500A至1500A之间。隐埋绝缘层(现提供衬底的表面)可以是隔离层。图5以虚线轮廓线示出了未被去除时的隐埋绝缘层306以作为实例。
[0069]在图2B的操作256中，在衬底上形成沟槽以暴露并提供与MLI结构的一个或多个导电迹线的接触。可通过光刻工艺以图案化沟槽开口，然后通过适合的湿蚀刻、干蚀刻或等离子体蚀刻工艺来形成沟槽。在一个实施例中，沟槽暴露出MLI的金属一(metall)层的一部分(例如，在形成栅极结构之后，MLI结构中形成的第一金属层)。参考图6的实例，在衬底302中蚀刻沟槽602 (具体地，穿过有源层308)，以暴露出MLI结构318的导电线320上的接合(landing)区。可选地,可穿过隔离区306 (例如,氧化物)来蚀刻沟槽。
[0070]在图2B的操作258中，在衬底上形成隔离层。隔离层可包括诸如氧化物或氮化物的介电材料。在一个实施例中，隔离层为氧化硅。参考图7的实例，隔离层702设置在有源层308上。在一个实施例中，隔离层702为二氧化硅。如上所述，在一个实施例中，由于SOI衬底的绝缘层仍然位于衬底上并且发挥作用以代替对单独的隔离层的需要(全部或者部分)，因此并未形成隔离层。如图所示，去除隔离层702的部分，特别是那些直接位于导电线320的接合区上方的隔离层702的部分。
[0071]在图2B的操作260中，在隔离层702上形成并图案化互连层。互连层可提供到MLI结构的连接(例如，I/O连接)。互连层可提供到晶体管310的连接(例如，I/O连接)。互连层可包括导电材料，诸如铜、铝、它们的组合和/或其他适合的导电材料。互连层可提供如再分布层(RDL)的功能。参考图8的实例，互连层802设置在隔离层702上。互连层802可提供输入/输出晶体管310的信号。在一个实施例中，互连层802包括铝铜合金。
[0072]在图2B的操作262中，在器件衬底上形成钝化层。钝化层可覆盖互连层的一部分。钝化层可包括开口，在该开口处形成接合件(例如，I/O)。在一个实施例中，钝化层包括二氧化硅，然而，也可以是其他组合物。钝化层可适用于提供对器件(例如互连层)的保护，包括保护器件免受潮湿的影响。参考图9的实例，在包括互连层802的衬底上形成钝化层902。钝化层902包括开口 904，在开口处接合(例如，引线接合，凸块)可提供到器件300的连接(例如，I/O连接)。换句话说，开口 904可暴露出导电I/O焊盘。
[0073]在图2B的操作264中，在衬底的背侧形成开口。可形成开口使得暴露出衬底的有源区中位于晶体管结构(例如，沟道区)下方的部分。开口可以基本上与晶体管的栅极结构对准。可通过适合的光刻工艺以及随后的诸如干蚀刻、湿蚀刻、等离子体蚀刻和/或它们的组合的蚀刻工艺来形成开口。在一个实施例中，在隔离层中形成开口。在一个实施例中，在(SOI衬底的)隐埋绝缘层中形成开口。参考图10，提供开口 1002。开口 1002暴露出有源层308的一部分。具体地，可暴露出有源层308的沟道区302。此外，可暴露出源极和/或漏极区的一部分。图2B的实施例涉及本发明的几个方面，其中，在衬底的与流体连接相同的一侧形成用于BioFET器件的电连接。
[0074]本发明还涉及实施例，其中，在衬底的与流体连接相对的一侧形成用于BioFET器件的电连接。在这些实施例中，在接合载体衬底和薄化器件衬底之前，形成连接至位于衬底的正面上的MLI的电极和焊盘。从背面不形成沟槽602。
[0075]再次参考图2A，在操作208中，在开口中形成界面层。界面层形成在FET的栅极结构下方的暴露出的衬底上，并且覆盖开口 1002的整个底部。示例性的界面材料包括高k介电膜、金属氧化物、电介质和/或其他适合的材料。界面材料的具体实例包括Hf02、Ta205，及Pt、Au、W、T1、Al 和 Cu 的氧化物，以及诸如 Si02、Si3N4、Al203、Ti02、TiN、Sn0 和 SnO2 中的其他电介质。例如，界面层可通过使用CMOS工艺来形成，诸如物理汽相沉积(PVD)(灘射)、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、常压化学汽相沉积(APCVD)JSSCVD (LPCVD)、高密度等离子体CVD (HDPCVD)、或原子层CVD (ALCVD)0在一些实施例中，界面层包括多个层。在图11的实例中，界面层1102设置在有源层308以及源极和漏极的一部分上。界面层1102可被图案化为与栅极结构相对准(例如，被设置并图案化为仅保留在开口 1002 内)。
[0076]再次参考图2A,在操作210中沉积金属层。金属层可为兀素金属、金属合金或导电金属化合物。合适的元素金属包括钛、钽、铌、钨、钌或其他在半导体工艺中常用的过渡金属。金属化合物包括这些过渡金属的导电氮化物或氧化物。例如，氮化钨、氮化钽和氧化钌。金属层可为两层或多层的复合层。例如，金属层可包括氮化钨和氧化钌。
[0077]在衬底上方且在覆盖界面层的开口中共形地沉积金属层。可使用PVD (溅射)、金属化学汽相沉积(MCVD)、原子层CVD (ALCVD)、使用晶种层的电化学沉积或无电镀沉积来沉积金属层。在一些实施例中，可使用离子束沉积来选择性地在开口中和开口周围沉积金属层。
[0078]在操作212中，图案化金属层以形成金属冠结构。在一些实施例中，图案化包括:通过蚀刻以去除在操作210中所沉积的金属层的不需要的部分。首先沉积并图案化蚀刻掩模。蚀刻掩模可以是通过光刻工艺图案化的光刻胶或硬掩模。在其他实施例中，首先在衬底上沉积并图案化光刻胶材料，并且在沉积金属层之后将其去除。剥离光刻胶材料还去除任意上覆的金属层。当包括等离子体的干蚀刻以去除金属图案会对其他暴露的金属表面导致不期望量的等离子体诱导的损害时，剥离技术可以是有用的。由于仅利用湿蚀刻或包括低能量等离子体蚀刻就可以去除剥离工艺中的光刻胶，因此，相对金属图案化技术，有时候优选该方法。然而，剥离工艺具有产生更多污染物的可能，并且所得到的金属冠结构可能会包括锯齿形边缘。
[0079]在图12的实例中，金属冠结构1202设置在界面层1102上方且在开口 1002中和开口 1002周围。如图所示，金属冠结构1202包括覆盖隔离层702的一部分的唇。然而，在一些实施例中，所有金属冠结构1202都位于开口 1002内。
[0080]根据多个实施例,金属冠结构1202的表面积是界面层1102的表面积的约两倍。较大的表面积允许更多可能的电势调节反应发生在其表面。然而，该面积并非大到产生跨过金属冠结构的显著的电阻。此外，该面积并非大到使得大量反应将BioFET从1-V曲线的衬里区移动到饱和区中。然而，可在操作期间改变栅极偏压以确保BioFET停留在衬里区中，灵敏度的降低和分析物浓度中的伴随物增加会减少金属冠结构的优点。
[0081]再次参考图2A，在操作214中，在器件衬底上设置微流体通道或阱。流体通道限定金属冠结构上方的分析物流经的区域。可由利用聚二甲硅氧烷(PDMS)的软光刻、晶圆接合方法和/或其他适合的方法来形成流体通道。参考图13的实例，流体通道1302设置在衬底上。流体通道1302提供位于金属冠结构1202上方的阱1304。
[0082]再次参考图2A，在操作216中，在金属冠结构上设置受体或膜处理。受体可包括酶、抗体、配体、蛋白质、多肽、核苷酸和它们的部分。受体可以是一端上设置有修饰形式的天然蛋白或酶以检测特定的分析物。受体的另一端被设置为接合至金属冠结构或接合至金属冠结构的另一分子/膜处理。如图14所示，多个受体1402设置在金属冠结构1202上。通过使用金属冠结构，受体可利用更大的表面积以用于接合，并因此更多的位点可供生物分子或生物实体的检测使用。
[0083]在一些实施例中，形成或沉积一种以上类型的金属冠结构。不同的金属冠结构可意味着通过图案化形成不同的表面积。因此可比较晶体管IV曲线的不同区域的测量值以确定分析物浓度。在一些实例中，在不同的位点使用不同的材料。由于受体可设计成对不同的金属冠结构材料具有不同的亲和力，BioFET器件可具有配置成用于检测不同的生物分子或生物实体的数个BioFET。例如,一些位点可包括含钽的金属冠结构，并且其他位点可包括含氧化钌的金属冠结构。一种受体可设计成对一种或其他表面具有更高的亲和力。另一种受体在两者之间可能不具有选择性。通过首先穿过微流体沟道和阱暴露出选择性受体，可在非选择性受体暴露于表面之前占用高亲和力表面上的接合位点。通过设计用于不同表面的受体，BioFET器件可用于设计多种生物分子或生物实体。
[0084]在BioFET器件的操作期间，在流体通道中提供包含目标分子的溶液。BioFET器件可包括用于处理目标分子的不同区域。一些生物材料可被细胞溶解、分离、染色，以及以其它方式使用化学、电学或光学设备测试或分析。例如，血滴可被插入在入口中并且首先通过血浆和细胞类型被分离。血滴中特定的细胞可以被细胞溶解。溶解产物中的一些大分子可进一步被分解以在流径中的下游被分析。通过限制或剪切为目标链，脱氧核糖核酸(DNA)分子可被碎成片段。
[0085]在将生物材料处理成目标物之后，通过流过含有微流体通道和阱的BioFET检测目标物。可控制流动以使得相比于反应时间，该目标物在金属冠结构感测表面存在的情况下具有长的停留时间。在一些实施例中，改变栅极偏压，同时收集流经BioFET的电流。收集并分析来自BioFET的电信息。
[0086]在多个实施例中，CMOS制造设备(例如，制造工具)可针对相关的器件实施根据多种实施例的方法直至形成流体通道。在一个实施例中，随后的用户可提供表面处理技术、电解质、受体等。
[0087]总之，此处公开的方法和器件提供了使用CMOS和/或CMOS相容工艺制造的BioFET。所公开的BioFET的一些实施例可用于生物和/或医疗应用中，包括涉及液体、生物实体和/或试剂的那些。本发明所述的一些实施例的一种检测机制包括:由于目标生物分子或生物实体与栅极结构或设置(固定)在器件的栅极结构上的受体分子绑定导致的BioFET的FET的传导性调节。
[0088]BioFET的一些实施例以阵列形式布置。它们可包括用于后栅极偏置的后栅极以提高响应时间和/或增强灵敏度。栅极结构可建造在绝缘体上硅(SOI)衬底上。这在一些实施例中可提供以高速度工作和/或能耗小的优势。提供在SOI衬底上的反置晶体管可提高制造均一性，具有增强的工艺控制等。例如，由于形成在SOI衬底上，一些实施例可提供增强的短沟道效应。
[0089]因此，可以理解，在一个实施例中，描述了 BioFET器件，包括衬底、位于衬底中的晶体管结构、在衬底的与晶体管的栅极结构相对的一侧上具有开口的隔离层、位于开口中的界面层以及位于界面层上方并且至少部分覆盖开口的侧壁的金属冠结构。晶体管结构具有位于源极区、漏极区以及沟道区上方的栅极结构。隔离结构中的开口位于晶体管结构的沟道区处。
[0090]本发明的一个方面提供了一种包括BioFET器件阵列的半导体器件。该阵列连接到至少一个感测放大器。阵列中的第一 BioFET器件包括:形成在衬底上的栅极结构、形成在与栅极结构相邻的衬底中的源极区和漏极区、介于源极区和漏极区之间并且位于栅极结构下方的沟道区、以及设置在沟道区上的界面层、以及位于界面层上方的金属冠结构，该金属冠结构具有比界面层更大的表面积。界面层设置在沟道区的第一侧上，并且栅极结构设置在沟道区的相对的第二侧上。
[0091]本发明的另一方面提供了制造BioFET器件的方法，包括:在半导体衬底上形成晶体管以及在设置在半导体衬底的第二侧上的隔离层中蚀刻开口，以暴露出晶体管的沟道区。所述晶体管包括:形成在半导体衬底的第一侧上的栅极结构以及位于源极区和漏极区之间的沟道区。所述方法还包括:在开口中的沟道区上沉积界面材料、沉积金属层以及图案化金属层以形成金属冠结构。
[0092]在描述一个或多个这些实施例中，本发明可提供相对于现有技术器件的多个优势。在以下对优势和优点的论述中，值得注意的是，这些优点和/或结果出现在一些实施例中，但是并不是必须的。本发明的一些实施例的优势包括提供客户可定制产品的能力。例如，流体通道形成、受体引入等可由客户来执行。客户可以定制金属冠结构的尺寸、形状和材料。如本文描述的一个或多个实施例的又一个不例性优势:在传统的器件中，通常要求高纵横比处理以形成生物相容性界面(例如，要求从衬底的正面蚀刻至栅极结构)。由于本方法提供了在薄化晶圆的背面上处理的方法，因而减小了纵横比。
【权利要求】
1.一种生物场效应晶体管(B1FET)器件，包括: 衬底； 晶体管结构，位于所述衬底中并且具有位于源极区、漏极区和沟道区上方的栅极结构； 隔离层，位于所述衬底的与所述栅极结构相对的一侧上，所述隔离层具有位于所述晶体管结构的所述沟道区处的开口； 界面层，位于所述开口中；以及 金属冠结构，位于所述界面层上方并且至少部分地覆盖所述开口的侧壁。
2.根据权利要求1所述的B1FET器件，其中，所述金属冠结构包括钽、氮化钽、铌、氮化钨、氧化钌或它们的组合。
3.根据权利要求1所述的B1FET器件，其中，所述金属冠结构完全覆盖所述开口的侧壁。
4.根据权利要求1所述的B1FET器件，其中，所述金属冠结构的一部分覆盖所述隔离层的一部分。
5.一种制造生物场效应晶体管(B1FET)器件的方法，包括: 在半导体衬底上形成晶体管，其中，所述晶体管包括:形成在所述半导体衬底正面上的栅极结构和位于源极区和漏极区之间的沟道区； 在设置在所述半导体衬底的背面上的隔离层中蚀刻开口，其中，所述开口暴露出所述晶体管的沟道区； 在所述开口中的沟道区上沉积界面材料； 在所述界面材料上沉积金属层；以及 图案化所述金属层以形成金属冠结构。
6.根据权利要求5所述的方法，还包括:在所述衬底的正面上形成多层互连件(MLI)。
7.一种器件，包括: 第一生物场效应晶体管(B1FET)器件，包括: 栅极结构，形成在衬底上； 源极区和漏极区，与所述栅极结构相邻形成在所述衬底中； 沟道区，介于所述源极区和所述漏极区之间，并且位于所述栅极结构下方； 界面层，设置在所述沟道区上，其中，所述界面层设置在所述沟道区的第一侧上，并且所述栅极结构设置在所述沟道区的相对的第二侧上；以及 金属冠结构，位于所述界面层上方，所述金属冠结构具有比所述界面层更大的表面积；以及 感测放大器，连接至所述第一 B1FET器件。
8.根据权利要求7所述的器件，其中，所述金属冠结构包括多层。
9.根据权利要求7所述的器件，还包括: 多个B1FET，所述多个B1FET被配置为阵列。
10.根据权利要求9所述的器件，其中，所述多个B1FET中的至少一个B1FET的所述金属冠结构的材料与所述多个B1FET中的至少另一个B1FET的所述金属冠结构的材料不同。
【文档编号】G01N27/414GK104049021SQ201310554567
【公开日】2014年9月17日 申请日期:2013年11月7日 优先权日:2013年3月14日
【发明者】郑钧文, 刘怡劭, 赖飞龙 申请人:台湾积体电路制造股份有限公司