针对SiP内嵌存储器的功能测试方法与流程

本发明属于SiP测试技术领域，具体涉及一种针对SiP内嵌存储器的功能测试方法。

背景技术：

系统级封装(System in Package，SiP)是一种与传统电子封装完全不同的封装概念。SiP是指将由多个半导体裸芯片和可能的无源元件构成的高性能系统集成于一个封装内，最有效的使用芯片组合，完成一定系统功能的高密度集成技术。

目前对于SiP的功能测试并没有成熟的测试方法，大多借鉴PCB板级的测试方法。在实际的板级测试时，是通过对电路加载激励，测试器件管脚的输出状态是否与预期的状态匹配，如果器件逻辑功能正常，便可认为该电路功能正常，不存在故障。反之，则有故障存在。同时对有故障的电路板进行诊断，找出故障发生的原因并进行维修。这就是通常所说的功能测试。所以，以器件在电路中用到的功能为依据产生测试码。即使该器件存在故障，但该故障只要不影响器件在电路中的功能，即可认为该器件功能正常，不存在故障。

SiP实现的是板级系统的功能，但其所有器件都封装在一个封装体内，其对外管脚以及可检测的信号都比较有限，所以对其的故障检测比板级系统更加困难。另外，在某些SiP应用领域，对可靠性要求极高，只保证其功能的正确性是不够可靠的。SiP内嵌存储器作为支持SiP芯片内部程序运行、数据存储及对外数据交互的重要电路单元，其有效性和可靠性直接影响了SiP芯片的功能实现。因此，急需一种专门针对SiP内嵌存储器的测试方法与流程，对其进行较为详尽的功能测试。

技术实现要素：

(一)要解决的技术问题

本发明要解决的技术问题是：如何提供一种合理的针对SiP内嵌存储器的功能测试方法和流程，满足SiP进行详尽的功能测试的要求，进而提高SiP应用的可靠性。

(二)技术方案

为解决上述技术问题，本发明提供一种针对SiP内嵌存储器的功能测试方法，该方法包括如下步骤：

步骤1：首先进行存储器外围互连线的筛选测试，分析外围互连线的故障类型，采用全0全1法与走步法相结合的方法进行测试；该步骤包括如下子步骤：

步骤101：用全0和全1测试法测试数据线是否存在固定逻辑故障及数据线固定开路故障；若存在故障，停止测试，进行故障反馈；

步骤102：用走步0和走步1对数据总线进行测试，走步0可以检测0支配的桥接短路故障，走步1可以检测1支配的桥接短路故障；若存在故障，停止测试，进行故障反馈；

步骤103：用走步0和走步1测试地址总线故障，检测地址总线是否存在开路或短路故障；若存在故障，停止测试，进行故障反馈；

步骤2：在完成步骤1的基础上，进行存储单元阵列的测试；

分析存储单元阵列的故障类型，采用March改进算法进行存储单元阵列的测试；若检测出故障，停止测试，进行故障反馈；

步骤3：最后对其进行系统功能测试：

了解SIP内部存储器的测试需求，根据应用场景规划测试方案，进行最后的系统功能测试；若有错误，反馈故障信息，结束测试。

(三)有益效果

与现有技术相比较，本发明结合功能测试与结构测试的思想对SiP进行详尽的功能测试，一方面可以增大故障覆盖率，提高SiP应用的可靠性，另一方面，也可一定程度上提高测试效率。

附图说明

图1为某款SiP内嵌双口RAM的测试连接结构图。

图2为针对某款SiP内嵌双口RAM的筛选测试流程图。

图3为针对某款SiP内嵌双口RAM的功能测试流程图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

表面看来，对存储器进行详尽的测试十分简单，只需要将其内部每一个存储单元依次测试一遍；但事实上并非如此，这是因为每一个存储单元的改变都由可能影响存储器内部其他单元的变化；这种相关性产生了巨大的测试工作量；例如当一个存储器的容量为N时，其可能存在状态有2^N种；对于较大容量的存储器，其状态的数目就是一个无法接受的天文数字，即使努力提高测试速度，要全部检验出其各种不同状态，难度也是很大的；所以，可将结构测试的方法引入功能测试中来保证SiP的功能测试尽可能的全面；和功能测试不同，结构测试并不以集成电路的具体功能为出发点，它用一种抽象的方法对电路中的故障进行建模，即建立故障模型；对于已经建立好的故障模型，再通过测试向量生成算法来得到能检测到这些故障的测试向量，直至满足一定的故障覆盖率；采用结构测试的这种故障模型抽取，然后再进行故障模拟得到测试向量的方法，再结合功能测试便能对SiP进行较为详尽的功能测试。

为保证对SiP内嵌存储器测试的全面，本发明技术方案需要对SiP内嵌的存储器开展两个阶段的测试工作：

(1)对存储器器件本身的测试筛选，分析存储器的故障模型，针对故障模型选择测试算法，保证存储器器件本身的功能有效性。

目前对于存储器本身的测试通常是借助对存储单元阵列的测试，间接的验证外围连接的正确性；这种间接验证的测试方法针对性差，覆盖不全，在高可靠应用领域的可信性有疑问；为保证测试的全面，需要对外围互连线及存储单元进行分别的独立测试。

在对存储器外围互连线及存储单元阵列进行分别的独立测试时，规划合理的测试顺序是必要的；因为对存储单元的测试必须借助外围互连线作为测试通道，保证外围互连线功能正常是对存储单元测试的基础和前提；所以应该先进行外围互连线测试，再对存储单元进行测试；外围互连线包括控制总线、数据总线和地址总线；控制总线通常不需要单独的测试，在进行数据总线及地址总线测试的过程，相当于全面覆盖的对控制总线的进行测试；对于数据总线与地址总线的测试，通常数据总线的测试应先于地址总线，因为数据总线的故障会影响地址总线的测试；。

综上所述，对存储器筛选测试的合理顺序为：先数据总线测试，再地址总线测试，最后是存储单元阵列测试。

(2)根据SiP芯片的系统功能要求，开展存储器实际应用环境下的功能测试，保证存储器满足SiP的具体应用场景要求。

两个阶段的测试工作有着依赖关系，即第一阶段的测试是第二阶段测试的前提；若第一阶段测试存在故障，则无需再进行后续的测试，一定程度上可以提高测试效率；对于第一阶段的筛选测试，主要采用结构测试的思想，分析其故障模型，采取相应算法进行测试；对于SiP内嵌存储器第二阶段的功能测试，不同的SiP应用条件有着不同的测试要求，需要具体问题具体分析解决。

为解决上述技术问题，本发明提供一种针对SiP内嵌存储器的功能测试方法，该方法包括如下步骤：

步骤1：首先进行存储器外围互连线的筛选测试，分析外围互连线的故障类型，采用全0全1法与走步法相结合的方法进行测试；该步骤包括如下子步骤：

步骤101：用全0和全1测试法测试数据线是否存在固定逻辑故障及数据线固定开路故障；若存在故障，停止测试，进行故障反馈；

步骤102：用走步0和走步1对数据总线进行测试，走步0可以检测0支配的桥接短路故障，走步1可以检测1支配的桥接短路故障；若存在故障，停止测试，进行故障反馈；

步骤103：用走步0和走步1测试地址总线故障，检测地址总线是否存在开路或短路故障；若存在故障，停止测试，进行故障反馈；

步骤2：在完成步骤1的基础上，进行存储单元阵列的测试；

分析存储单元阵列的故障类型，采用March改进算法进行存储单元阵列的测试；若检测出故障，停止测试，进行故障反馈；

步骤3：最后对其进行系统功能测试：

了解SIP内部存储器的测试需求，根据应用场景规划测试方案，进行最后的系统功能测试；若有错误，反馈故障信息，结束测试。

下面结合具体实施例来详细描述本发明。

实施例

本实施例应用本发明技术方案的测试流程与测试方法，基于某款SiP双口RAM的功能测试需求，该双口RAM的测试连接结构图如附图1所示，对其进行功能测试；

首先进行筛选测试，双口RAM独立筛选测试流程如附图2所示：

(1)测试主控单元CPU1采用三步法，对双口RAM1连接测试主控单元CPU1一侧的数据总线、地址总线进行测试；

(2)测试主控单元判断双口RAM1本侧的数据总线、地址总线测试是否存在故障，若有故障，则中断测试并将故障反馈测试用户；若无故障，继续进行测试，到步骤(3)；

(3)测试主控单元通知待测SiP对双口RAM1另一侧的数据总线、地址总线进行测试；

(4)SiP内嵌CPU采用三步法，对双口RAM1连接SiP内嵌CPU一侧的数据总线、地址总线进行测试；

(5)SiP判断双口RAM1本侧的数据总线、地址总线测试是否存在故障，若有故障，则中断测试并将故障反馈测试主控单元，由测试主控单元将故障反馈测试用户；若无故障，继续进行测试，到步骤(6)；

(6)测试主控单元CPU1采用March S/B算法，对双口RAM1存储单元进行测试；

(7)测试主控单元判断存储单元是否存在故障，若有故障，则中断测试流程并将故障反馈给测试用户；若无故障，继续进行测试，到步骤(8)；

(8)测试主控单元通知待测SiP对双口RAM1的存储单元进行测试；

(9)SiP内嵌CPU采用March S/B算法，对双口RAM1存储单元进行测试；SiP内嵌CPU判断存储单元是否存在故障，若有故障，则中断测试流程并将故障反馈给测试主控单元，由测试主控单元将故障反馈测试用户；

(10)按照步骤(1)-(9)，使用测试主控单元CPU1和总线辅助测试单元CPU2，对双口RAM2进行筛选测试；

(11)按照步骤(1)-(9)，使用SiP内嵌CPU和总线辅助测试单元CPU2对双口RAM3进行筛选测试；

随后进行系统功能测试，三个双口RAM的功能测试流程如附图3所示：

(1)测试主控单元CPU1按照弹上实时性要求，以一定的写入周期向双口RAM1中指定空间写入满足通信协议要求的测试数据；

(2)SiP内嵌CPU按照实际双口RAM1应用协议，读取双口RAM1中的数据；

(3)SiP内嵌CPU按照双口RAM1应用协议，把步骤(2)中读取到的数据写入到双口RAM1的另外指定空间中；

(4)测试主控单元CPU1按照弹上通信协议，读取步骤(3)中SiP内嵌CPU写入双口RAM1的数据，将读到的数据与步骤(1)中的测试数据进行比对，一致则测试通过，不一致则反馈错误信息给测试用户；

(5)按照步骤(1)-(4)，使用测试主控单元CPU1和总线辅助测试单元CPU2，对双口RAM2进行系统应用测试；

(6)按照步骤(1)-(4)，使用SiP内嵌CPU和总线辅助测试单元CPU2对双口RAM3进行系统应用测试；

(7)当完成三个双口RAM的系统应用测试后，测试错误则向测试用户反馈错误信息。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。