技术总结
本实用新型公开了信息检测技术领域的一种多通道高速测时系统，包括FPGA处理系统，所述FPGA处理系统分别电性输入连接激励信号检测子系统、时钟单元和隔离通断触发单元，所述FPGA处理系统电性输出连接存储器模组，所述存储器模组电性输入连接掉电保护电路，所述FPGA处理系统电性双向连接网络通信子系统，该种多通道高速测时系统，设计合理，可以对有效信号的拾取，从传统的对电压信号取样改为对环路电流信号进行取样，极大的提高了信号的信噪比、完整性和抗干扰能力，多通道之间采用隔离处理，降低信号干扰，而且改变传统激励和信号传输方式，形成一体式设计。
技术研发人员：吴镝;王广军;周青
受保护的技术使用者：成都胜英测控技术有限公司
文档号码：201720028679
技术研发日：2017.01.10
技术公布日：2017.09.12