基于FPGA芯片的通用I/O测试装置的制作方法

本实用新型涉及I/O测试技术，具体涉及一种基于FPGA芯片的通用I/O测试装置。

背景技术：

设备间或模块间可选择的通信接口正在向总线化和高速化发展，通用的I/O接口由于其实现简单、方便快捷，可以满足特定信息传输的需求，仍具有较强的生命力。

I/O测试需要外部输入某种特定电压、特定脉宽和频率的信号波形，在研制阶段通常采用信号发生器来实现，但是批产后，由于信号发生器价格昂贵，路数少，且设置繁琐，设置错误又会引起产品质量问题，使用信号发生器进行I/O测试的弊端就突显出来。

技术实现要素：

本实用新型的目的在于提供一种基于FPGA芯片的通用I/O测试装置，以提高I/O测试效率，消除传统信号发生器测试成本高、测试路数有限、设置繁琐和设置错误后引起产品质量问题的缺陷。

实现本实用新型目的的技术解决方案为：一种基于FPGA芯片的通用I/O测试装置，包括FPGA芯片、拨码开关、电平转换电路和DB15公头；

所述拨码开关、电平转换电路与FPGA芯片连接，DB15公头与电平转换电路连接；拨码开关用于选择FPGA芯片I/O信号的频率和脉宽，并产生电平控制信号，电平转换电路实现电平转换，DB15公头为对外通信接口。

与现有技术相比，本实用新型的有益效果为：(1)可适用更广泛的I/O信号测试；(2)可低成本的建立I/O测试环境；(3)可同时进行多通道的I/O测试，提高I/O测试效率。

下面结合附图对本实用新型作进一步详细的描述。

附图说明

图1为本实用新型的基于FPGA芯片的通用I/O测试装置的原理框图。

图2为电平转换的电路图。

具体实施方式

如图1所示，一种基于FPGA芯片的通用I/O测试装置，包括FPGA芯片、拨码开关、电平转换电路和DB15公头；

所述拨码开关、电平转换电路与FPGA芯片连接，DB15公头与电平转换电路连接；拨码开关用于选择FPGA芯片I/O信号的频率和脉宽，并产生电平控制信号，电平转换电路实现电平转换，DB15公头为对外通信接口。

如图2所示，电平转换电路包括光耦、次级电路和继电器，I/O信号通过光耦传输至次级电路，电平控制信号通过继电器选择3.3V、5V、12V或24V接入次级电路的集电极端。

所述FPGA芯片采用Altera公司的FPGA芯片EP2C35F672I8N，信号频率和电压均可通过拨码开关确定。

外部33MHz的频率在FPGA内分成500Hz、1KHz、2KHz、4KHz、8KHz、1MHz频率，占空比30％、50％和70％可选，通过拨码开关控制频率的占空比、频率值的输出。

DB15公头与待测试设备I/O调试线缆DB15母头要遵循相同的信号定义。

下面结合实施例对本实用新型进行详细说明。

实施例

结合图1、图2，一种基于FPGA芯片EP2C35F672I8的电压、频率、脉宽可配的通用I/O测试装置，包括FPGA芯片EP2C35F672I8、拨码开关、电平转换电路、DB15公头。

外部电压输入为24V，模块内通过电压变换芯片OSR03-24S05和PTH08T230WAD分别转换成5V和3.3V电压供FPGA相关电路使用。外部33MHz的频率在FPGA内分成500Hz、1KHz、2KHz、4KHz、8KHz、1MHz频率，占空比30％、50％和70％可选，拨码开关可控制频率的占空比、频率值的输出。另一组拨码开关控制信号电平，在电平转换电路中每个拨码值对应3.3V、5V、12V和24V的某个电平值，信号通过光耦传输至次级电路，拨码值通过继电器选择3.3V、5V、12V或24V接入次级电路的集电极端。测试装置使用DB15公头作为信号的输出，与待测试设备I/O调试线缆DB15母头遵循相同的信号定义。